Chip123 科技應用創新平台
標題:
有關PLL的jitter量測?
[打印本頁]
作者:
monkeybad
時間:
2007-7-17 02:37 PM
標題:
有關PLL的jitter量測?
請問一下各位先進
9 {6 O4 U1 |$ b8 L
在PLL的spec裡面 jitter算是最重要的一個 那一般都怎麼去定義jitter呢?
7 R- i6 G. W9 E$ p: i* V& I
還有都是怎麼去量測的呢? 是用示波器嗎?
. v( N% i8 u! y0 B' E# Q* ~4 y
2 i( Y# I1 S$ O0 [/ V
另外還有一個疑問
4 Q6 ?8 J ^2 h+ b
就是假如我現在的PLL clock鎖在600MHz 可是示波器的sample rate只有500MHz
. D& K6 S+ `; G% w! U' j- r
顯然沒有辦法去量這麼高的頻率 那可以把PLL的clock除頻 變成一半 在拉出來量嗎?
2 s: u. S' T D6 O7 { W2 G8 W% ^& m
這樣量出來的jitter所代表的意義會有什麼差別呢?
作者:
finster
時間:
2007-7-17 11:35 PM
就以PLL的量測
: S! A8 p# Z4 O3 I! w
首先要說明一點的是: I/O PAD本身很難有高於150MHz的clock output(這點應該不適用於RF)
) S( j0 O2 O0 h
正常情況若要量測PLL,大都是把PLL降頻到100MHz以下
( o7 ~/ @0 f' n& M( [4 u
如此一來I/O PAD才能夠正常地把clock waveform送出來
, q, n6 K8 m8 Z& o" B0 z$ F& F$ O
這點是I/O PAD先天上的限制
/ {" C0 n% m5 K, X2 g
原因很多,諸如ESD protection的size所造成的寄生電容太大,導致無法工作在高頻等等......
4 T# V$ G V5 [" d. _4 B
我沒作過RF,所以我不知道在RF情況下是否也是這種情況
4 i0 w* ~* u8 v% O
, f; d( U+ r( f# J# m( z
要量測jitter當然是直接量最準確
6 O& f7 X/ E: C; S/ [. S$ ?" z
不過,就像我先前所說的I/O PAD先天上的限制,所以只能先把PLL降頻再送到I/O PAD量測
7 D/ p1 `* p; G% K7 _
雖然兩者的clock並不一樣,但因為源頭是從PLL所產生出來的
& C% a& a3 E" f4 u
所以,理論上PLL的clock jitter也應該會等同於除頻後的cloc jitter
' L; _; U4 g3 l
當然,你也可以將chip不作封裝,然後直接用probe來量測,不過,要先畫有probe PAD才行,而且其儀器也要很高檔才行,只是,這個樣子作實在很麻煩
6 L Y" g: H- s! a; R
, e2 [ g9 L9 @0 ?! E8 p, ^& G# g' d$ c
要量測jitter除了示波器
' M' g* }% A, p7 B- L( R5 K
我還想不出有那種儀器可以輕易量測出jitte
+ R* o. E5 v' ?3 z s ], L* N
而一般的示波器,好一點的都會有量測jitter的功能
& q6 S* Y: S' F' X
裡面的選項大概有rms jitter, peak-to-peak jitter, cycle-to-cycle jitter等等
9 O6 [9 S; M6 M1 |& o6 C% W; }
通常,我們只看rms jitter,其餘的並不會特別去看,除非是作high speed link,或者特別要求
作者:
monkeybad
時間:
2007-7-23 06:15 PM
感謝finster提供寶貴的經驗!
) ?3 ~2 I0 R# r: t7 t
原來I/O pad也是一個限制條件之一
" `0 o' o/ z: O& z* O% @
以前覺得要量到1G以上的clock很難 因為找不到這麼快的示波器
6 f% Q8 u9 l' D, z0 f
原來可以除頻後在量 這樣問題就簡單多了!
作者:
DennyT
時間:
2007-7-23 10:27 PM
標題:
專量Jitter: TIA (Time Interval Analyzer)
1. 一般都怎麼去定義jitter呢? 送你一份老教材: [attach]1291[/attach]
# [# F2 _. \3 O. M
0 C0 ^% ^% o' u5 B7 I/ w. X. q
2.1 示波器可以, 但是用在jitter分析上大概只能量到bandwidth/3~bandwidth/2的clock.
. m: x: o/ i! Q9 e% V; W
2.2 還有一種儀器叫TIA, 有人叫Jitter counter, 也有人稱Clock counter:
Z" X p" v7 \* G. Z4 u9 R
5 V {6 Q/ _# u# B
GuideTech的TIA, Max clock 1.6GHz (Max data 3.2Gbps), 台灣豪勉科技代理.
w" `: F* K7 A" J" k9 y
http://www.jitter.com/products/femto/GT4000.htm
' o/ L( V1 s- O2 M4 R+ ^, f4 P
4 F! T6 h. K2 A
Wavecrest的TIA, Max clock 15GHz (Max data 12.5Gbps), 台灣蔚華科技代理.
/ S) {* a, G6 F; v
http://www.wavecrest.com/products/SIAFamilyCatalog.htm
' k# }6 x5 ~( O: v+ }" w
/ i! k. p" ?, E. w7 @
3. 個人量過450MHz的3.3V clock (900MHz PLL, 實作tune external LPF用), call的是TSMC 24mA的IO pad, 推出來的clock已經有點像sine wave, 不過TIA只用1/2 Vpp當成clock edge, 輸出醜也不影響量測結果; 如果PLL超出500MHz, 又非得量到PLL的generic jitter不可, 倒是請考慮裝個low voltage differentail Tx pad來用, 台灣弄得到的IP可以上到1.6GHz沒問題 (問foundry就知道誰可以), 進口的沒試過, 要是沒錢買IP, 就請DIY了.
9 \8 ?, S7 _+ W8 l# I/ H
2 ?$ E3 r5 ~, a5 o8 X7 D$ r
4. 除過頻的Jitter沒啥不好, 反而會比較漂亮, 只是系統上用到的到底有多快才是問題的答案, 如果系統上PLL的下一級就是吃600MHz clock, 而且是jitter sensitive的analog or mixed-signal IP, 抱歉, 請暴力上囉.
作者:
option318
時間:
2007-8-7 07:22 PM
謝謝DennyT 提供jitter方面的資料唷！！滿受用滴！！
. @" n+ Q2 P( C( P) {" J
原來在量jitter方面考慮的項目也滿多滴，像I/O pad也是關鍵之一喔！！
作者:
afor
時間:
2007-12-13 03:00 AM
DennyT 大 講的很詳細
9 N' X! t" U6 x% g G( I
原來板上 PLL的高手那麼多,
! g- {% A b2 z
會量jitter,也要會了解如何使jitter較小也是很重要
# T/ |, L7 p9 d. \, v9 Q
謝謝分享這麼實用的經驗
作者:
yuiz
時間:
2007-12-17 06:05 PM
謝謝大大專業的解說，雖然有點複雜，不過當作是個經驗
2 J7 M n# i; @& |8 S4 e. }
以後碰到應該就會知道問題的所在了!!
作者:
gsenavy
時間:
2008-1-25 11:01 PM
DennyT 大
/ g3 g7 d& _" z' T+ h7 ^ y. |
說的的很詳細,老教材也很受用
3 d5 p N7 E5 W6 a' K# d6 I6 |: A
感謝了
作者:
memo
時間:
2008-4-30 02:21 PM
業界都是用這一份資料去定義jitter, " JEDEC standard No. 65-A (JESD65-A) "
! i6 X! y8 Z; l0 a8 m4 a1 n) R! l2 ^! E
如果是量測period, period-rms/cycle to cycle, c2c-rms/TIE-rms/long team jitter 這些都可以用Tek TDS7404這一台(便宜的,少於500萬)
8 ^! u0 p5 ]5 Z( [/ z% Q& k% A+ O
一般而言,在1GHz的PLL都可以量測低於15ps的period jitter.
( ~3 h) B( t- Z) O
g1 x" i+ W1 `
+ w0 N5 _. i! T9 _5 z6 R
至於除過後的jitter 一定會比沒有除過的差...
$ g G+ y- i( N, R1 L* G' ?
例如: 1Ghz -> 15p, 500MHz -> 20p...理論上應該要keep at 15p.但是經過/2電路.多多少少會induce noise進入signal.
9 b+ R W5 s6 c D' T8 m
如果以百分比來看,初完的會比沒有除的好很多....
作者:
sachiel
時間:
2008-5-17 11:32 AM
感謝DENNYT大大
/ `- P2 q6 E, I* p& r! T- J6 k9 `9 t
剛好小弟在學校也碰到了JITTER定義的問題
8 t# e- R' I9 a! ^3 ~9 k
這份講義正好解答了我很多問題
9 A. E7 s1 p& ~8 M6 x4 L: Z9 E
非常感謝
作者:
SEA-GULL
時間:
2008-7-9 09:16 PM
呵呵，对这个jitter还不是很了解
: y' S1 @3 _2 y" x% \2 L# ?! J
下来这个文档看看，应该有所帮助
作者:
fcchang
時間:
2008-7-21 08:49 AM
因工作的關系，已經和它結下不解之緣了
0 K% P+ C/ z* f7 @& y
不得不和他多親近親近
( d4 v) v; K) _- _! k
人生啊
作者:
eceking
時間:
2010-2-2 12:27 PM
Thank you for your contribution!
作者:
pipi61
時間:
2010-4-7 03:28 PM
嘿嘿!!最近剛好需要用到，這方面的量測。
6 ~( e3 y {& K Z6 g
沒想到就發現這個好地方，真是太棒啦!!
作者:
fento
時間:
2010-4-9 10:54 PM
只要是好的教材，不分新舊啦~
$ |0 `) K# [ r0 j; P
感謝 DennyT 大的分享~
3 s3 c( R% w: R4 w% d1 |2 X6 r
真的幫助很大~
作者:
apiapia
時間:
2010-4-12 12:44 AM
感謝 DennyT的分享
' r2 p c5 l. j9 t$ N
小弟在此跟你感謝 有所幫助
+ u, ~! i) k* Y2 x! R( Z
最近在研讀
8 N" y9 F! U5 H# ^2 N
rms jitter,peak to peak jitter , long term jitter ,cycle -to cycle jitter 搞得有點亂
作者:
hqiu
時間:
2010-4-15 08:23 AM
thank you so much for sharing this jitter material! very helpful!
作者:
stevenwin
時間:
2012-5-19 11:14 PM
DENNYT大分享關於jitter老教材
4 `7 H2 u) x. U- t1 Y
. I8 F# l1 q2 v
受用無窮
作者:
cutebear2527123
時間:
2012-7-13 02:48 PM
謝謝DennyT的資料!!!
1 j' \+ Q- P3 [) ?9 f* T" `
最近在做DLL的專題，一直對jitter有疑問>"<
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
