Chip123 科技應用創新平台

標題: 請問ic design及layout的分類有那些 [打印本頁]
作者: 君婷    時間: 2007-6-18 08:06 AM
標題: 請問ic design及layout的分類有那些
我從書上得知ic design分full custom,semi custom。
+ L, u3 I8 G3 ?* b而學校教的是full custom並且這是偏向於往analog design，至於semi custom可分programmable device,standardd cell,  gate array。
/ P2 [: c1 s6 u; c$ J  k另外學校教的vhdl 使用fpga分類在programmable device 部份，而ic layout只知分成analog,digtal,混合,rf 4種領域。* a5 m5 Y6 u( K% W
現在小妹想請教一下ic layout如果應徵的公司是作digtal layout，是不是變成使用fpga裡apr的功能自動佈局? 即非學校所學full custom的方式來一條一條的畫layout?5 A  C8 ~" h9 B9 J
還是不管是畫什麼領域的layout，所用的軟體皆是業界常用的 如laker,cadence等，只是畫digtal layout時 其中使用到apr的功能來輔助?laker,cadence有apr的功能嗎?
7 q. M* A: o* F9 Y* `9 y( f: E還有ic layout除了小妹所說領域外還有那些嗎? 因為我聽老師說有學姊 先學完了analog 然後換公司學digtal 接著又換公司學混合，最後目前又跳去學RF，所以小妹想知領域有那些 及使用的工具差異性在那?或是同樣的工具 但佈局方式有何差異呢?) k9 ~( }0 O0 Y+ h0 U6 M1 Q
謝謝^^
作者: masonchung    時間: 2007-6-18 09:58 AM
先學完了analog 然後換公司學digtal 接著又換公司學混合 ...真是夠猛
* @5 j7 d2 Z& `: s0 W" T0 i光學 analog layout 妳可能就耗掉不少青春8 q' @0 w1 q& ]0 b( [4 j
不過這樣就很夠用了啦~
* P+ j1 \6 A5 y: e3 Z5 {數位 layout 快要被整合到前端設計流程內
9 J$ l% P* L% x" O- v  {8 B! I若是妳有設計數位電路coding的能力 可以往數位走,不然的話...還是做 Analog , RF 比較好
作者: 君婷    時間: 2007-6-18 11:00 AM
你好
& i: W4 L# O2 b7 s2 B前端設計流程我不懂是什麼意思?但聽說analog的公司較少耶 ，光只作analog就足以生存了嗎?9 q( v7 a' ]8 t5 m: c) o2 p
靠analog就能有很多公司可換嗎?因為聽說是靠換公司讓自已待遇提升，除非一開始就進好的公司，而學姊那樣就令我覺得那樣 應該才是有價值的layout工程師 在業界應該能很吃香 ，能換到更好待遇的公司，而ic公司 很少人待到退休的，聽說都是學會一樣領域就是換新的 學，而analog到底要學到怎樣才算學完 才可認定可換領域去學數位或混合，這點能回答嗎? ^^4 |. M4 D' s& t% T  j8 D( F5 |
怎樣才算有價值的layout工程師? 單獨追求一個領域的專精 還是像學姊這樣欲學完全部的領域?- I1 ?; \0 H4 [5 f' _% m6 a
我是說這有價值的工程師 能令他得到應有的代價 賺大錢
6 l& \3 d8 w. |) ^
  P! U$ t' q8 Q$ N2 B' f/ a: [$ j

5 h3 G' F3 X0 e$ i4 W我學姊是因為他老公目前正作ic design engineer 所以他們計畫將來自已開ic house，而學姊更加積極的學，說不定正好合適作layout部門的主管 所有領域都很熟
' U/ a8 [; ~/ s7 y( J" e
4 }* W: F; ]7 o* T# c+ Q( r+ G2 k[ 本帖最後由 君婷 於 2007-6-18 11:06 AM 編輯 ]
作者: masonchung    時間: 2007-6-18 06:16 PM
前端設計流程 就是包括 演算法開發 電路Coding 模擬 合成電路 FPGA驗證...  O& U, m' w+ O% S
  V6 g% q! ?/ Z8 V- A
其中 數位電路合成將會和數位電路Layout整合在一起# Z/ s# Q9 T3 `3 `% M! H

! \" \6 `' n+ a" A以台灣人的個性 analog的公司 很快會像雨後春筍的冒出來
8 ~* o1 O) i% m$ X) s# c
1 N2 Y) ^; I1 ?6 |1 n( O  f像是香雞排 甜甜圈店一樣
0 p  I% R" t. l' {3 e7 q
( ~7 S& x2 m! W$ a6 m) t8 o有價值的工程師 能令他得到應有的代價 賺大錢?? & S8 @4 G5 u- U& ~: A  x* b
工程師 想獲得應有的薪資 真不是一語可以道盡滴~~5 w+ Q" H  m& Y& x0 N

6 i  X, t# ?6 I, r* A6 Q[ 本帖最後由 masonchung 於 2007-6-18 06:24 PM 編輯 ]
作者: 君婷    時間: 2007-6-18 07:43 PM
謝謝版主的回應
* a" Q7 g+ f- }8 r另外可否請問一下學習ic layout 有作到i/o pad 這部份嗎?  i/o pad這部份是不是pad的設計者負責設計的?
" T' `6 Y4 M& playout工程師是不是只是作到verification 後再作post simulation 最後再作steam out 轉出GDSII檔，這樣Layout工程師的部份就算結束了? 而i/o pad的部份與 layout工程師無關?
4 O* E8 }8 {0 n/ ]0 l這是小妹另外提出的問題 謝謝^^
% q" k+ f- x( X同時也謝謝版主熱情的回答^^
作者: masonchung    時間: 2007-6-18 08:16 PM
這個留給本區的專家回答好嚕 ^^
作者: finster    時間: 2007-6-18 11:22 PM
一般來說,Fully custom layout就是指analog layout,全部用手工畫的,學校大都教這種
* B& Z* X" p+ Q7 k而digital layout一般則泛指APR,我印象中學校並不會教這門課程,APR一般都用在digital或者whole chip,APR並不像Fully custom layout那樣需要手工畫,80%幾乎都在下指令,只有一些比較需要特殊情況時才需要動手畫線或者修一些error# L  W5 N6 z1 X* M# \0 k
就我所知,Fully custom layout絕大部份並不會太熟悉APR,而熟APR的只懂得基本的Fully custom layout,兩者所要考量的情況並不太相同,會有兩者兼具的實屬少數,在我所認識的朋友當中,還沒有兩者精通的
2 D4 p6 t3 ?, I  G5 h+ rFully custom layout需要注意每一個device的畫法和擺放位置,而APR則較注重整體timing和digital function
3 u6 @; K9 N2 @# J7 t# z0 u! Y1 \' z5 u8 g2 Z  S5 ]1 U
至於standard cell和gate arry就較難區分
3 J) {4 v" _2 Z2 D$ w* u$ l6 Y或者應該說standard cell和gate array並不是一般ic design house會自行開發的,通常會作到standard cell和gate arrary都是提供design service或者像TSMC,UMC之類的公司才會作到的部份* Y" Z8 [# ~+ j+ f( ^
一般來說,ic design house都是直接向TSMC/UMC之類的向他們索取standard cell及gate array7 k  W5 T! _: Q4 @! D3 D" W
而standard cell和gate array都是用Fully custome layout手工畫出來的,然後建成類似P cell形式% `2 N: ^! x; e& }
製過過程有點煩雜,只要TSMC/UMC有開發新的製程,他們就需要開發新的standard cell和gate array6 B9 H) {7 m  b' s
; f0 r# Q) m- [
至於問到I/O PAD
$ ~: u2 g7 r9 [一般來說,I/O PAD都是製程廠提供的standard cell裡面就有附了,當然,還有一種情況是ic design house需要special I/O PAD,如此一來ic design house就需要自行畫一個符合standard cell rule的I/O PAD,而有關於I/O PAD的rule在製程廠所提供的電性規格書上都會有其相關rule,只要照著上面rule來畫就可以了$ f# W: p. U3 b- `" ~
另外,在作special I/O PAD時,需要特別考量ESD問題,因為整個chip若都是用standard I/O PAD,只有使用一個自行開發的special I/O PAD,那依照ESD的關點來看,若沒有照製程廠的rule來作的話,通常special I/O PAD絕大部份都會有ESD問題
作者: 君婷    時間: 2007-6-18 11:55 PM
你好
! i  u. R6 i' k1 r" v聽副版主如此的說明，小妹想請教一下對於digital layout ，使用的tools並非用analog的tools嗎?
2 Z4 k& {" h0 o4 X如FPGA...
, H& `# L( Q& e. @' t" X# v1 W. l* m" w因為我也修過FPGA使用VHDL來設計IC的課程，但這是只要會寫程式就好，電路圖 佈局都幫你作好了 及電路合成。- {# D; T7 k$ W5 s* d
digital layout有用到FPGA嗎?或是所使用的軟體工具有什麼? 另外學digital  layout 好像比analog輕鬆耶?
# T' A8 v$ |/ Y# Z, N! h* V! E4 F麻煩你一下囉^^
作者: finster    時間: 2007-6-19 09:20 PM
嗯~該如何說呢' Y* V% w2 w4 S  \: Q9 k
工程師有分類比和數位兩大類
' J: E) |# J5 u' R- b  |3 y其中類比工程師使用的tool絕大部份是SPICE,在layout方面較為直接關連的則是Fully custom layout0 Z; K3 k2 Z2 J& d8 k
而數位工程師則是使用Verilog
) l. }! G( H! J其中類比和數位有一個很大的不同是數位除了在用Verilog(VHDL)模擬function和timing外,還可以使用FPGA來作實體的模擬,至於FPGA是什麼東西,解釋起來有點麻煩,它算是一種實體的gate array,數位工程師在用Verilog(VHDL)寫好code之後,驗證都沒有問題後,在作whole chip的APR之前,通常會先作FPGA驗證,也就是將Verilog(VHDL) code實際用FPGA來驗證,看看其function和timing有沒有問題* Y, |- ^: A, l3 p- o
所以,FPGA和layout工程師完全沒有任何關連,FPGA純粹是數位工程師要會使用的眾多tools其中之一
$ h5 U1 j/ N6 t4 w  ?0 G
+ I. c/ h- L! B* U8 [再來要說明一點的是
9 ^6 B. X. {: k# z2 JFully custom layout和類比工程師有很密切的關連,因為類比工程師在作完pre-sim之後,是交給layout來完成電路layout,然後layout工程師在作完LVS,DRC,ERC,抽R-C之後,交給類比工師作post-sim,都沒有問題後,也許會直接tape-out,又或者交給APR作whole chip整合
7 Z1 H% m7 n6 I7 s而數位工程師則和APR有很密切關連,因為數位工程師在用Verilog(VHDL)驗證完自己的code後,然後作合成,再來則是交給APR作whole chip layout+ z! [) g" ~/ R) ^- ^& i
所以,類比和數位兩者在使用layout資源上是有所區別的
, V! a4 Y# a0 ?5 n2 n# ?故而一般的layout工程師也大都分成 Fully custom layout和操作APR的layout 工程師,不過,一般都是總稱layout工程師,只有在細問下才會區分是什麼種類的layout0 n, z" Z) A5 Q
" w" P6 H3 q& ?# a- e* t
最後,Fully custom layout和APR基本上都是使用同一種tools
7 M. ^1 d5 u3 X$ p只不過,Fully custom layout需要用手工來畫電路元件,而APR則是將數位工程師寫好的code利用tool來作的whole chip layout6 M! O+ v1 s/ a% ]. D; J
用簡單一點的說法6 j, ?& @" I# q
Fully custom layout要用手工方式將類比電路畫出來,所以需要很多layout技巧及方法,通常這些都需要經驗,而且要花不少時間: ~' r: g! q. c8 j! F6 X
APR,幾乎都和數位工程師有關,本身並不太需要有電路的觀念,同時只需要一些最基本的layout技巧,操作APR幾乎都是背指令,背流程,重點在操作APR tool,不過,在作APR的過程中,時常需要一些如何使APR繞線時間縮短的經驗  o7 f. y$ l6 K5 z/ i4 V
學校通常只教Fully custom layout,至於APR方面,就我所知學校方面絕少有這方面的課程,而且APR只是要會操作tool,所以學校方面甚少花心思在這
6 _) [1 N4 W. i3 e" |9 N: _  m
3 W% b3 V' M3 `( w大體而言,Fully custom layout需要有一定的layout背景才比較容易上手,而APR就比較不會去計較有沒有layout觀念
4 k& z3 ?$ @7 o至於Fully custom layout和APR那一種比較輕鬆,我覺得是見人見智
; n  o- H- d! V0 t  ~1 M; w- X不過,就我自己的觀察,Fully custom layout雖然要花不少時間,不過,它是畫過一次之後就沒有較多的後續問題與tool操作9 L( x$ Y; a: J( ]" P' }1 x# U( y
而APR若是沒有一些小技巧的話,時常要來來回回作同一個動作好幾次才能夠完成,如此一來所花的時間就比Fully custom layout來的長
作者: 君婷    時間: 2007-6-19 10:41 PM
謝囉!5 N" K3 i6 B' O, _8 t6 S
大略了解數位與layout關係較不大 ，另外可請問一下tape-out是指什麼?曾聽說稱為 光罩設計完成。& p" P3 G9 Q' b  _, _' t" j. @+ P
但仍不清楚 解釋及中文翻譯其名稱為何，而vlsi概論也沒寫@@
! b) Q9 j( ~; vlayout工程師不是只是作到進行stream out轉出GDSII檔及verification report 後交由晶圓廠不就完成工作了嗎?
作者: jianping    時間: 2007-6-20 11:39 AM
標題: 回復 #10 君婷 的帖子
Tape-out是指IC設計公司整個案子確定結束，要送出去開始作光罩，那∼∼∼那時間點我們就稱為TAPEOUT，那時也是整個團對最開心的日子，有的人甚至會在TAPEOUT前一個星期開始吃素，呵∼∼∼
  w& ^" |) E- ]- c. ^TAPEOUT翻譯是什？？其實我也不知，但我建議您∼不要什都翻譯，有些字詞翻譯後∼人家反而聽不懂你在說什。, a0 {2 R- s5 R* x9 @8 _  w
LAYOUT工程師在TAPEOUT後是不是就結束了，其實也不一定，也許你們公司還會要你看光罩（JDV）Check your MASK，甚至IC出來有問題，需要作FIB等等，你是不是完成工作，應該是取決於你會多少東西，IC出來要打ＥＳＤ∼∼不是每次打都會過的，如果不過∼∼∼那這方面LAYOUT可能要檢查一下並提出一下自己意見，因為貴公司可能會把IC拿去作分析，你可以到宜特公司網站看看∼∼你就知道有很多東西可以玩的。
! q% s1 ]3 }1 M6 _9 ~9 d+ \也許∼∼∼貴公司有時需要『參考』一下其他家的IC，那你就要會看照片，也就是逆向工程∼∼∼你的工作是不是結束了，應該是取決於你知道多少，多知道一點∼∼你就會多累一點，公司也會多一點工作給你，你的休息時間也少一點∼∼  ^_^
作者: sjhor    時間: 2007-6-20 01:30 PM
標題: 回復 #11 jianping 的帖子
Tapeout? 翻譯?: W/ |+ h1 j) s2 e! g1 L
這個  可能要 LKK 的人才會知道唷!!
) x" V) l( B* _4 R讓我說一下歷史吧!!$ A& n$ l- l+ T' B
以前網路還不發達的時候!!!  就有IC layout 了!!!
8 r& [5 W3 R  @9 P在當時 .db file 完成後!!  要將這些電子檔送到光罩公司去!!!7 O; o3 u3 j0 `  V, w
沒有網路!!  只有磁帶機的時候!!
$ H6 [/ U& ?" v" m4 a% ?0 [所以  要將這些 .db file 上到 tape 上然後 out 到光罩公司去!!
5 k& B; [( g, l+ l這個動作!! 當時的 " layout engineer" 叫做 "tapeout"
8 G" j+ g$ c) A0 U. x; Z所以  這個名詞  沿用到現在!!
/ V/ O( y. b7 i, c+ k$ C8 ?5 K所以  可悲否?
6 z  l8 a9 f* a高科技使用的名詞都沒有進步說!!
作者: 君婷    時間: 2007-6-20 06:10 PM
哈哈原來只是將case結束到送去光罩這動作 如此稱呼，但是談到專業名詞 ，若有天有機會進入工作學習，而帶你的前輩都用專業名詞英文來帶你時，我怎查英文名詞的解釋? 我知道不該去記中文翻譯 因為每個人可能翻的不同，但要知這英文名詞 是指什麼 作什麼? 問過老師 居然說沒得查@@
! A9 z  L& }& W8 e# y; H請問大大你們的經驗 是如何處理地  請說說唄><
作者: jianping    時間: 2007-6-21 09:30 AM
標題: 回復 #13 君婷 的帖子
我的經驗喔∼∼∼一開始新生是到公司當啞巴跟耳聾，因為他們說啥我都聽不懂也回不了話，再來就是當啞巴但不是耳聾，因為我聽的懂他們講的英文專業名詞是什意思，但我回不了話講不出口，最後到現在的我不是啞巴也不是耳聾，並且我在公司講的話中∼∼如不插入一兩句英文，好像顯不出我專業的樣子，哈∼∼你說我虛偽嘛？？？那我告訴你∼∼∼園區工程師都是這樣的。, n; y- ~3 d. w$ \6 a
所以∼∼∼不用怕，先進公司操一下∼∼大概一兩年你的話中也會三不五時插入一兩去英文，不然你會覺得你好像在講火星話∼∼人家都聽不懂，唯有英文專業名詞人家才聽的懂啦！！
作者: jinwar    時間: 2007-6-22 01:55 AM
小的Digital APR 可用Cadence的Enconter http://www.cadence.com/products/ ... ncounter/index.aspx. ^5 B5 c' F5 }' c0 w
Million Gates以上可用Magma的Blast http://www.magma-da.com/c/@PQXsfbl.ZSAao/Pages/blastfusion.html
9 v$ n$ F& I& @但synthesis 做最好的還是 Synopsys 的 DC http://www.synopsys.com/products/logic/design_compiler.html , 如果要Best-in-class timing, area, and power QoR, 選它準沒錯.
7 u& L0 \5 i) I2 g0 [# T, pSTA和DFT, PrimeTime http://www.synopsys.com/products/analysis/ptsi_ds.html 和 Tetramax http://www.synopsys.com/products/test/tetramax_ds.html也是首選.
% E$ l: T6 W% Y1 w0 a( B( p# i* m1 F; {4 x3 G
不知學Candence的Virtuoso(含Assura)和以上的APR tools, 那個要花多點時間?) u/ C3 U( [8 S" _6 w8 D
% ^7 C- E4 [" @* j
[ 本帖最後由 jinwar 於 2007-6-22 01:56 AM 編輯 ]
作者: ianme    時間: 2007-6-22 11:21 PM
cell的部份不見得是Fab廠提供的，只是泰半單位沒這能力自己搞出來所以就直接用。有些比較有能力的單位就會自己做，其實也不用太多人，反正那也只是做做苦工，只消一個學期找個班級分派一下，每人弄個一個，很快就會有整組的東西可以用。
! e, k+ L+ d" p' v7 a, S8 P; \( s& \/ C  ^& j# R# D
Full-custom指的應該是依照需求完全量身訂做的，從無到有。類比電路才比較需要這種方式，類比要做系統不好做，但是不表示類比就沒有用途。真的IC Design個人認為這才算是。這上面要探討的問題是很多很多的，思考需要非常慎密，國外的類比工程師是做一輩子的，我老師說過，一個好的類比工程師需要培養至少十年。類比需要的是實力還有不斷的try error得到的經驗才會慢慢有所成長，絕非tool玩玩就可以搞定。也因此比較難學，可是相對來說待遇也比較好。不過付出的心血不是旁人可以想像的。
7 X2 e+ P! h" G( n$ i5 K- b
" j2 s. N3 s  z8 ]; NSemi的話指的是利用現有的半成品，也就是眾多公司推出的PLA、PAL或是FPGA、CPLD來去完成你想要的電路，在這上面的話因為數位電路比較沒有實現上的難度，所以這邊數位電路較多。數位電路著重在timing issue，只要不要有meta的話其實怎麼設計都不會沒有功能，當然這是指比較低頻與一般類型的，在這邊的tool發展眾多，這好像不太需要什麼時間精通吧?基本上就是照表操課，難是難在裡面要設計什麼電路，也就是System Level，或是比如比較偏向計算機的問題方面的東西，過程根本沒什麼難度可言。基本上資料非常完整，只要照做就會有東西出來。也就是說"取代性高"。
) j. m( C/ Q& U) |* _; a- M
/ `* b8 a9 P5 Y# o% q& F: v0 s類比電路也是有類似可規劃的元件，只是應用上很少很少，所以這兩者是以實現方式來區分，並非以數位類比來區分!
9 c8 C1 M8 Q' w7 G9 W& p
9 N4 M$ x* n/ h& o7 V; B君婷，雖然發問是好事，可是問多了代表沒有思考，也沒有自己動手去找，你問的問題我覺得有這空間可以自己得到，討論歸討論，還是要一步步去規劃自己去磨練自我才能達到目標。如果妳要走類比，那光在這邊問是不夠的，還是要回歸到學校裡面回歸到理論基礎面，再配合長期的實作，才會有所成長，如果是數位要熟析tool操作的流程，還有要著重在系統層次還有state machine跟timing issue上。像你學長姊那樣我不認為很好，Analog跟RF沒有個數十年學的到很精深?我個人學analog兩年多，我覺得我還淺淺的在這邊摸過，世界之大之博大精深，豈是短短的數載寒暑可以得窺?全世界不知道有多少高手有多少能人異士在這邊努力，人家都職業的，吃飽沒事幹就開始想要如何才能更好。在這領域打滾心態就要正確，是超越自我不斷追求極限，接近完美；不是與人相較，比看看誰比較好，換個角度看就是比誰比較爛。很可惜設計產品就是有跟沒有，差一點點水準都不夠。比較的角度要朝向自我，明年的今天妳能比今年多多少能力與結果，這才是重要的。做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。
- H5 ~! w1 I6 O
5 x8 J% N$ B/ X* B- E[ 本帖最後由 ianme 於 2007-6-22 11:40 PM 編輯 ]
作者: ianme    時間: 2007-6-22 11:24 PM
標題: 回復 #12 sjhor 的帖子
承先啟後，經典的東西何必再改?搞名詞那沒什麼意義，不變的真理還是要腳踏實地。這樣的名詞也突顯了IC Design的進步與血淚。
作者: amanda_2008    時間: 2007-8-9 10:56 PM
標題: 脸红
哇，大家懂得好多哦！！！！！！
- W+ d) @  o3 U2 L: H0 S                                                                              " l+ ~9 l2 h) j. p* D5 b' S
看来自己真的要多学习，进到一个圈子里，如果连圈子里的东西都了解的不全，
( F2 o. B8 g5 e- K                           9 |3 a, E6 {9 H& ?' \2 P
也真说不过去！
作者: shmiyi    時間: 2007-8-14 11:47 PM
標題: 請問ic design及layout的分類有那些
其實TAPE-OUT 是指 設計者 交付給製程工程師的一項作業 , LAYOUT佈局不只是要驗證過而已
. w- e) z5 n& U4 x% ^6 _製程方面也有製程上的限制 ,當這個CHIP有問題的時候 , 也會迴流 ,
* h; s* l' M& ~" G# II/O PAD 是不用畫居多 , 反而是旁邊連著ESD元件要多多注意了 0 }: J& q+ f& T# h3 m7 f
APR現今都用在數位部份 , APR有獨立的專業軟體 可以繞出整塊方形的數位電路. ~* P  [  O. R8 V3 I
至於要用多少數位電路 還是要看design , 只有一點點還是要用手劃
作者: yhchang    時間: 2008-2-6 01:24 PM
標題: 回復 3# 的帖子
現在想要開公司難度越來越高
* j" U+ b' o- ~6 Q+ {8 K4 W: F如果是下.35um製程
3 O; u9 A5 e) G* o3 C$ t9 J1 a* k下線一次全部的光罩費用也要兩三百萬
7 S8 {! W4 {+ G6 @. {1 J2 X# [就算你資本有一千萬  扣除人事成本  也只能給你玩兩次
% f* b( ~& G& F$ W% C- i% j: O. t1 F' K6 F
如果是更先進的製程- W8 v& G7 i* V  S4 o3 g
比如99奈米 那就更貴了( G; F6 R, H/ V9 O1 F, L
TAPEOUT一次就是兩三千萬不見了6 o5 D  A. V' U. j( I1 J1 E
所以開公司之前要先想清楚  有沒有辦法冒這樣的風險
  R3 [) Z1 R# i& a% }3 e. g) q0 q公司的人才素質有沒有辦法讓CHIP一次就成功' |0 b! @$ z- e1 q: K: ?
) E, L! c5 h2 z4 |
更重要的是  就算IC WORK也得要有客戶要- I7 P" ~1 I3 Z, i
能量產才可以開始賺錢5 ~" A$ z. ?8 h
公司不一定能撐到那個時候
作者: yytseng    時間: 2008-2-13 12:42 PM
full custom layout 在於熟練+經驗% |( b! v8 E' ~- f6 T0 n, v7 O
挑戰是現在缺乏 nano meter litho-aware layout tool, 你不知道你畫出來的東西
+ x- K& z8 e- q: {在做完光罩之後變成什麼樣子 你以前學的東西通通不能用了5 b" [# L1 I0 t" M* [0 f
不過好在轉到 45nm 的 analog layout 在台灣還很早- {" Z1 V& l% V8 K. ]: |! `
" S) q9 |8 Y. M" p" r
digital layout, APR 在於觀念+解問題/ d6 o* C4 ]( J$ h* {8 D+ g1 Q
挑戰是現在缺乏完整的教育訓練,以及完善的tool7 n4 S6 G& c' M. H: v8 ^
有幾間台灣的公司已經轉到 tsmc65 對於這段期間做 APR的人會很痛苦
( m! W( G& O0 k2 L& ~, X# M( ]
+ z' {0 T; j" n5 k" p  A0 x1 }如果自己學習能力不是很好,眼睛手腳還ok的話,選 analog layout 比較好% A# w/ M" o( d7 i3 W
做 APR 不是操作tool 那麼簡單的,舉例來說,我用過的tools你可以數看看有幾種% h7 ]5 ^5 v- [+ s$ `
design compiler, physical compiler, astro, ic compiler, tetramax, vcs, rtl compiler, encounter test, soc encounter, conformal, virtuoso, ncverilog, ic61, laker, verdi, blastfusion, fastscan, calibre, primetime, cts, apache, celtic, fire&ice, starrc- r- v, |; v. a6 {2 I% o

- n, X5 z2 s/ }3 s光是manual 和教材,可以堆的比人還高了....
作者: yytseng    時間: 2008-2-13 12:49 PM
另外回覆發問者
2 Q+ `3 R$ z* ^9 z* U: A& d; R laker 和 ic61 中的 APR 功能
) p, k! o9 m* R7 l 只提供 digital cell counts < 10K
- ^$ {1 f7 }$ `' ~- q 而且 缺乏timing constraints! C/ T$ o. V' r5 ^9 ]+ x

7 l- D  {5 c- {) W- V 因為它內部的 router 是 shape based, 要處理 APR 動輒 million cells 的情況目前機器能力是沒有辦法的: \# n5 e1 a, Q$ b% [* L* J: t
而且...65nm的 rule 還沒 support
作者: wxyz666    時間: 2008-2-15 11:48 PM
原帖由 ianme 於 2007-6-22 11:21 PM 發表 / b; ?, |! V  R: [8 l) A6 Q. o
像你學長姊那樣我不認為很好，Analog跟RF沒有個數十年學的到很精深?我個人學analog兩年多，我覺得我還淺淺的在這邊摸過，世界之大之博大精深，豈是短短的數載寒暑可以得窺?全世界不知道有多少高手有多少能人異士在這邊努力，人家都職業的，吃飽沒事幹就開始想要如何才能更好。在這領域打滾心態就要正確，是超越自我不斷追求極限，接近完美；不是與人相較，比看看誰比較好，換個角度看就是比誰比較爛。很可惜設計產品就是有跟沒有，差一點點水準都不夠。比較的角度要朝向自我，明年的今天妳能比今年多多少能力與結果，這才是重要的。做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。
) x$ p) \# {1 P5 n; y3 q0 L
她指的是IC的LAYOUT喔，不是IC的DESIGN，Analog和RF要互跳也不是一件容易的事2 `  ]7 a! [" V2 T& R: r# Z

8 N4 k/ l0 N4 g) y' r6 B還是高速的數位IC還是會走　FullCustom 流程
作者: HZ徐    時間: 2008-3-10 03:26 PM
聽一聽各位的意見之後, 覺得受益良多之外,另外有一些感想,我覺得教育下一代的教授與老師要負起一些承先啟後的責任,並要積極的成為業界與學術界橋樑的工作,不然在學校的學生們或是即將畢業的準工作者,對於整個業界與工作環境生態與使用工具只知其一不知其二,便會造成很多學生根本摸不清楚自己到底在學什麼,或是學了這個要做什麼用? 基本上發問者的疑慮很多是老師必須解釋的,而不是回答不清楚或是自己問,當然培養學生找答案是很重要的!但是完全不會帶領方向的老師也是很糟糕的! 台灣的教育與師資淘汰制度需要更嚴謹執行才行,不然誤人子弟可是會拖垮這個領域的人力資源的!  以上 請指教! thanks.
作者: semico_ljj    時間: 2008-10-23 02:49 PM
"做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。"有理！
作者: semico_ljj    時間: 2008-10-23 02:51 PM
“挑戰是現在缺乏 nano meter litho-aware layout tool, 你不知道你畫出來的東西3 Z( T; d$ P" n8 |: {# P) ~7 p
在做完光罩之後變成什麼樣子 你以前學的東西通通不能用了% a7 t4 k, G3 M* p( q
不過好在轉到 45nm 的 analog layout 在台灣還很早  J9 ]0 W1 a" Q; t  w! R
”45nm真的有这么恐怖？



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2