Chip123 科技應用創新平台

標題: 請問ic design及layout的分類有那些 [打印本頁]
作者: 君婷    時間: 2007-6-18 08:06 AM
標題: 請問ic design及layout的分類有那些
我從書上得知ic design分full custom,semi custom。
' }# o9 g4 j0 D6 J而學校教的是full custom並且這是偏向於往analog design，至於semi custom可分programmable device,standardd cell,  gate array。
8 ?7 a# q$ A1 v7 r- ~另外學校教的vhdl 使用fpga分類在programmable device 部份，而ic layout只知分成analog,digtal,混合,rf 4種領域。1 W' u4 Y8 w" ]9 y
現在小妹想請教一下ic layout如果應徵的公司是作digtal layout，是不是變成使用fpga裡apr的功能自動佈局? 即非學校所學full custom的方式來一條一條的畫layout?
! {. ~8 p& E6 y/ N0 \& M還是不管是畫什麼領域的layout，所用的軟體皆是業界常用的 如laker,cadence等，只是畫digtal layout時 其中使用到apr的功能來輔助?laker,cadence有apr的功能嗎?
- m7 V* J& N9 T7 G還有ic layout除了小妹所說領域外還有那些嗎? 因為我聽老師說有學姊 先學完了analog 然後換公司學digtal 接著又換公司學混合，最後目前又跳去學RF，所以小妹想知領域有那些 及使用的工具差異性在那?或是同樣的工具 但佈局方式有何差異呢?
7 n" F) I( A9 {. B0 Y  n  x謝謝^^
作者: masonchung    時間: 2007-6-18 09:58 AM
先學完了analog 然後換公司學digtal 接著又換公司學混合 ...真是夠猛
" [: d. q8 ^7 f' B2 s光學 analog layout 妳可能就耗掉不少青春* c9 ?- Q: X8 e" \0 P" K) X& B% ~. R
不過這樣就很夠用了啦~
/ `3 O9 @# u! s, ?: F0 F- e  k數位 layout 快要被整合到前端設計流程內
5 _0 s* R: o9 Q( t7 P# ^: L若是妳有設計數位電路coding的能力 可以往數位走,不然的話...還是做 Analog , RF 比較好
作者: 君婷    時間: 2007-6-18 11:00 AM
你好* I3 w% m, v7 D& c
前端設計流程我不懂是什麼意思?但聽說analog的公司較少耶 ，光只作analog就足以生存了嗎?
$ b" s* \  c3 q7 q" O3 ~2 s  z靠analog就能有很多公司可換嗎?因為聽說是靠換公司讓自已待遇提升，除非一開始就進好的公司，而學姊那樣就令我覺得那樣 應該才是有價值的layout工程師 在業界應該能很吃香 ，能換到更好待遇的公司，而ic公司 很少人待到退休的，聽說都是學會一樣領域就是換新的 學，而analog到底要學到怎樣才算學完 才可認定可換領域去學數位或混合，這點能回答嗎? ^^0 d& F' M2 l' X$ |! H( l
怎樣才算有價值的layout工程師? 單獨追求一個領域的專精 還是像學姊這樣欲學完全部的領域?8 F5 E' c0 z1 ~* p; V5 p0 ?. ?8 s
我是說這有價值的工程師 能令他得到應有的代價 賺大錢( W) H5 x5 a. Z+ V) |: A
' m% a2 e; D+ ]) \  k) D

) v$ A; a7 Y) s
( K1 O: k, t7 e- i; D8 q, V$ h: q# a我學姊是因為他老公目前正作ic design engineer 所以他們計畫將來自已開ic house，而學姊更加積極的學，說不定正好合適作layout部門的主管 所有領域都很熟  f+ s# i. {3 e* S' F1 ^
) k1 B- H1 r) T, ^$ K
[ 本帖最後由 君婷 於 2007-6-18 11:06 AM 編輯 ]
作者: masonchung    時間: 2007-6-18 06:16 PM
前端設計流程 就是包括 演算法開發 電路Coding 模擬 合成電路 FPGA驗證...+ e9 l& G$ ^5 a
7 T* p. l" A* L
其中 數位電路合成將會和數位電路Layout整合在一起
1 R5 i4 c/ m& W$ r
9 e3 d" a7 T% y以台灣人的個性 analog的公司 很快會像雨後春筍的冒出來2 n# G% y+ D, ~- f# m$ }
" ~7 X, f2 i+ z$ t
像是香雞排 甜甜圈店一樣
" o5 M9 C- p6 i3 w1 Q; G# K- k
, L& K! z6 `9 z* l: I有價值的工程師 能令他得到應有的代價 賺大錢??
/ ~* T! Z3 y. t工程師 想獲得應有的薪資 真不是一語可以道盡滴~~# b8 c' r9 d8 c/ A
* l. J6 i# q5 }4 }
[ 本帖最後由 masonchung 於 2007-6-18 06:24 PM 編輯 ]
作者: 君婷    時間: 2007-6-18 07:43 PM
謝謝版主的回應
& J1 Q% y. v6 t* r: g) z" J另外可否請問一下學習ic layout 有作到i/o pad 這部份嗎?  i/o pad這部份是不是pad的設計者負責設計的?
9 Y* t" L& G: {- _7 Qlayout工程師是不是只是作到verification 後再作post simulation 最後再作steam out 轉出GDSII檔，這樣Layout工程師的部份就算結束了? 而i/o pad的部份與 layout工程師無關?  t& U$ T2 e: T! B
這是小妹另外提出的問題 謝謝^^+ f- O1 j# M  z, [' B, o
同時也謝謝版主熱情的回答^^
作者: masonchung    時間: 2007-6-18 08:16 PM
這個留給本區的專家回答好嚕 ^^
作者: finster    時間: 2007-6-18 11:22 PM
一般來說,Fully custom layout就是指analog layout,全部用手工畫的,學校大都教這種
% _4 g- w: z& t( f5 j# V0 p6 P而digital layout一般則泛指APR,我印象中學校並不會教這門課程,APR一般都用在digital或者whole chip,APR並不像Fully custom layout那樣需要手工畫,80%幾乎都在下指令,只有一些比較需要特殊情況時才需要動手畫線或者修一些error, |: Z" f1 F  A! g
就我所知,Fully custom layout絕大部份並不會太熟悉APR,而熟APR的只懂得基本的Fully custom layout,兩者所要考量的情況並不太相同,會有兩者兼具的實屬少數,在我所認識的朋友當中,還沒有兩者精通的* r8 l/ U. ^; T0 ]# P
Fully custom layout需要注意每一個device的畫法和擺放位置,而APR則較注重整體timing和digital function
7 ?6 X2 a9 [: H! V( l( j4 z' L1 Z$ m" ?+ V# @9 p. U
至於standard cell和gate arry就較難區分
0 d/ {" W# t: U) L$ d3 |或者應該說standard cell和gate array並不是一般ic design house會自行開發的,通常會作到standard cell和gate arrary都是提供design service或者像TSMC,UMC之類的公司才會作到的部份
1 q- G& \7 \6 j- _( c一般來說,ic design house都是直接向TSMC/UMC之類的向他們索取standard cell及gate array3 O# I" d$ m: m; s7 b# v; O  z
而standard cell和gate array都是用Fully custome layout手工畫出來的,然後建成類似P cell形式
$ N1 \  M  G4 k1 q4 c  T+ n, j9 C製過過程有點煩雜,只要TSMC/UMC有開發新的製程,他們就需要開發新的standard cell和gate array  z! u! N0 k# H$ c, {2 v9 z

/ P$ c6 j3 z* I9 @, I' k7 q至於問到I/O PAD. O* s) w5 g- z) Y; e9 I
一般來說,I/O PAD都是製程廠提供的standard cell裡面就有附了,當然,還有一種情況是ic design house需要special I/O PAD,如此一來ic design house就需要自行畫一個符合standard cell rule的I/O PAD,而有關於I/O PAD的rule在製程廠所提供的電性規格書上都會有其相關rule,只要照著上面rule來畫就可以了
+ f' J9 b* l/ W4 o. C另外,在作special I/O PAD時,需要特別考量ESD問題,因為整個chip若都是用standard I/O PAD,只有使用一個自行開發的special I/O PAD,那依照ESD的關點來看,若沒有照製程廠的rule來作的話,通常special I/O PAD絕大部份都會有ESD問題
作者: 君婷    時間: 2007-6-18 11:55 PM
你好
7 i, p! m' L# k  `" l/ _3 C聽副版主如此的說明，小妹想請教一下對於digital layout ，使用的tools並非用analog的tools嗎?( t3 \7 o: M; d2 p; v; P
如FPGA..., C) G# R+ z! O
因為我也修過FPGA使用VHDL來設計IC的課程，但這是只要會寫程式就好，電路圖 佈局都幫你作好了 及電路合成。& |% S# ?& D. O; E8 I
digital layout有用到FPGA嗎?或是所使用的軟體工具有什麼? 另外學digital  layout 好像比analog輕鬆耶?2 ?* A5 C0 c6 k' [$ H1 U4 l
麻煩你一下囉^^
作者: finster    時間: 2007-6-19 09:20 PM
嗯~該如何說呢3 B) t' u: y$ q* g9 [2 }
工程師有分類比和數位兩大類
% a+ O) L8 J% F" o4 z& z其中類比工程師使用的tool絕大部份是SPICE,在layout方面較為直接關連的則是Fully custom layout" Q8 U* n1 V4 V8 Q3 q  |0 i- t
而數位工程師則是使用Verilog
4 S5 M) P# S/ n7 \其中類比和數位有一個很大的不同是數位除了在用Verilog(VHDL)模擬function和timing外,還可以使用FPGA來作實體的模擬,至於FPGA是什麼東西,解釋起來有點麻煩,它算是一種實體的gate array,數位工程師在用Verilog(VHDL)寫好code之後,驗證都沒有問題後,在作whole chip的APR之前,通常會先作FPGA驗證,也就是將Verilog(VHDL) code實際用FPGA來驗證,看看其function和timing有沒有問題5 d3 f2 q& y3 U, d* X
所以,FPGA和layout工程師完全沒有任何關連,FPGA純粹是數位工程師要會使用的眾多tools其中之一
) g" @0 F4 k* ^# u- ]( m: N7 L* D* g
再來要說明一點的是2 v, L& j0 f7 w
Fully custom layout和類比工程師有很密切的關連,因為類比工程師在作完pre-sim之後,是交給layout來完成電路layout,然後layout工程師在作完LVS,DRC,ERC,抽R-C之後,交給類比工師作post-sim,都沒有問題後,也許會直接tape-out,又或者交給APR作whole chip整合9 W: c& m1 A& x' D. E
而數位工程師則和APR有很密切關連,因為數位工程師在用Verilog(VHDL)驗證完自己的code後,然後作合成,再來則是交給APR作whole chip layout; c' g7 \  S3 @+ l2 f7 |# j: e, d
所以,類比和數位兩者在使用layout資源上是有所區別的
; i# o$ ]* Z# B# }& h* h" U: e故而一般的layout工程師也大都分成 Fully custom layout和操作APR的layout 工程師,不過,一般都是總稱layout工程師,只有在細問下才會區分是什麼種類的layout
% ?& S6 m# u3 G. i  J$ Q# s, C- }* K7 \0 d
最後,Fully custom layout和APR基本上都是使用同一種tools: [0 B" z6 x! |7 q! h
只不過,Fully custom layout需要用手工來畫電路元件,而APR則是將數位工程師寫好的code利用tool來作的whole chip layout- ~. ?& l% d3 Q
用簡單一點的說法2 M2 @+ p) Z$ U! M. d% s. r
Fully custom layout要用手工方式將類比電路畫出來,所以需要很多layout技巧及方法,通常這些都需要經驗,而且要花不少時間
0 q5 X) c- M/ q6 iAPR,幾乎都和數位工程師有關,本身並不太需要有電路的觀念,同時只需要一些最基本的layout技巧,操作APR幾乎都是背指令,背流程,重點在操作APR tool,不過,在作APR的過程中,時常需要一些如何使APR繞線時間縮短的經驗" \9 O5 k" u' g8 N4 S# s' o) r/ \% ~- I
學校通常只教Fully custom layout,至於APR方面,就我所知學校方面絕少有這方面的課程,而且APR只是要會操作tool,所以學校方面甚少花心思在這$ w$ [9 m$ j3 ?  Z( ^+ Q' W

" w; Y6 X; Z, X; O# C$ y大體而言,Fully custom layout需要有一定的layout背景才比較容易上手,而APR就比較不會去計較有沒有layout觀念
$ @7 t7 y+ Z  X4 ^1 A# f3 U. f- |至於Fully custom layout和APR那一種比較輕鬆,我覺得是見人見智
4 K3 n( \5 u/ B, M* V8 l不過,就我自己的觀察,Fully custom layout雖然要花不少時間,不過,它是畫過一次之後就沒有較多的後續問題與tool操作
0 R1 b" L* ?" `) U+ L而APR若是沒有一些小技巧的話,時常要來來回回作同一個動作好幾次才能夠完成,如此一來所花的時間就比Fully custom layout來的長
作者: 君婷    時間: 2007-6-19 10:41 PM
謝囉!
; s( _5 A& v2 v$ i% J; ^8 o* Y9 t/ E大略了解數位與layout關係較不大 ，另外可請問一下tape-out是指什麼?曾聽說稱為 光罩設計完成。/ i- o5 ?9 [6 [" |: K8 f
但仍不清楚 解釋及中文翻譯其名稱為何，而vlsi概論也沒寫@@
( W9 W1 M7 V: t9 f  klayout工程師不是只是作到進行stream out轉出GDSII檔及verification report 後交由晶圓廠不就完成工作了嗎?
作者: jianping    時間: 2007-6-20 11:39 AM
標題: 回復 #10 君婷 的帖子
Tape-out是指IC設計公司整個案子確定結束，要送出去開始作光罩，那∼∼∼那時間點我們就稱為TAPEOUT，那時也是整個團對最開心的日子，有的人甚至會在TAPEOUT前一個星期開始吃素，呵∼∼∼* J5 V2 Z+ w% U6 c( m& [
TAPEOUT翻譯是什？？其實我也不知，但我建議您∼不要什都翻譯，有些字詞翻譯後∼人家反而聽不懂你在說什。
. ^( C# ]& }! D+ h( ]0 I9 f9 ^LAYOUT工程師在TAPEOUT後是不是就結束了，其實也不一定，也許你們公司還會要你看光罩（JDV）Check your MASK，甚至IC出來有問題，需要作FIB等等，你是不是完成工作，應該是取決於你會多少東西，IC出來要打ＥＳＤ∼∼不是每次打都會過的，如果不過∼∼∼那這方面LAYOUT可能要檢查一下並提出一下自己意見，因為貴公司可能會把IC拿去作分析，你可以到宜特公司網站看看∼∼你就知道有很多東西可以玩的。
, y' q& z7 A+ |也許∼∼∼貴公司有時需要『參考』一下其他家的IC，那你就要會看照片，也就是逆向工程∼∼∼你的工作是不是結束了，應該是取決於你知道多少，多知道一點∼∼你就會多累一點，公司也會多一點工作給你，你的休息時間也少一點∼∼  ^_^
作者: sjhor    時間: 2007-6-20 01:30 PM
標題: 回復 #11 jianping 的帖子
Tapeout? 翻譯?  W4 L6 ^$ ^: ]0 U
這個  可能要 LKK 的人才會知道唷!!
) v6 H3 L4 E0 @讓我說一下歷史吧!!
  n% P7 ~: ^. l以前網路還不發達的時候!!!  就有IC layout 了!!!) Y% q" P9 V$ l( ~& x
在當時 .db file 完成後!!  要將這些電子檔送到光罩公司去!!!
7 j4 A" E4 J, J1 q9 `/ L  L沒有網路!!  只有磁帶機的時候!!7 l" `( @9 k9 |# E3 b1 o
所以  要將這些 .db file 上到 tape 上然後 out 到光罩公司去!!& b1 H" L5 r6 a; B
這個動作!! 當時的 " layout engineer" 叫做 "tapeout", ]. u8 k1 m9 ~$ E# S+ m
所以  這個名詞  沿用到現在!!
7 _# R2 N& b, H; @* D4 j) a/ a" y所以  可悲否?' u% i2 [' Q; s: S& E
高科技使用的名詞都沒有進步說!!
作者: 君婷    時間: 2007-6-20 06:10 PM
哈哈原來只是將case結束到送去光罩這動作 如此稱呼，但是談到專業名詞 ，若有天有機會進入工作學習，而帶你的前輩都用專業名詞英文來帶你時，我怎查英文名詞的解釋? 我知道不該去記中文翻譯 因為每個人可能翻的不同，但要知這英文名詞 是指什麼 作什麼? 問過老師 居然說沒得查@@$ I' t3 O: w6 q0 H8 f7 z- {8 R6 b
請問大大你們的經驗 是如何處理地  請說說唄><
作者: jianping    時間: 2007-6-21 09:30 AM
標題: 回復 #13 君婷 的帖子
我的經驗喔∼∼∼一開始新生是到公司當啞巴跟耳聾，因為他們說啥我都聽不懂也回不了話，再來就是當啞巴但不是耳聾，因為我聽的懂他們講的英文專業名詞是什意思，但我回不了話講不出口，最後到現在的我不是啞巴也不是耳聾，並且我在公司講的話中∼∼如不插入一兩句英文，好像顯不出我專業的樣子，哈∼∼你說我虛偽嘛？？？那我告訴你∼∼∼園區工程師都是這樣的。
; X# ~( N: b5 j  x所以∼∼∼不用怕，先進公司操一下∼∼大概一兩年你的話中也會三不五時插入一兩去英文，不然你會覺得你好像在講火星話∼∼人家都聽不懂，唯有英文專業名詞人家才聽的懂啦！！
作者: jinwar    時間: 2007-6-22 01:55 AM
小的Digital APR 可用Cadence的Enconter http://www.cadence.com/products/ ... ncounter/index.aspx
7 k" B% t2 d( `- W  c6 DMillion Gates以上可用Magma的Blast http://www.magma-da.com/c/@PQXsfbl.ZSAao/Pages/blastfusion.html
4 Q  F4 q/ S4 S, R但synthesis 做最好的還是 Synopsys 的 DC http://www.synopsys.com/products/logic/design_compiler.html , 如果要Best-in-class timing, area, and power QoR, 選它準沒錯.  a$ Q- R/ e) ]1 A9 z
STA和DFT, PrimeTime http://www.synopsys.com/products/analysis/ptsi_ds.html 和 Tetramax http://www.synopsys.com/products/test/tetramax_ds.html也是首選.
8 e/ i8 u! {: o3 k8 F; V' V$ ^# Z. z2 E
不知學Candence的Virtuoso(含Assura)和以上的APR tools, 那個要花多點時間?) H) T$ X$ K! Z
, W6 R! a. k5 z" Q
[ 本帖最後由 jinwar 於 2007-6-22 01:56 AM 編輯 ]
作者: ianme    時間: 2007-6-22 11:21 PM
cell的部份不見得是Fab廠提供的，只是泰半單位沒這能力自己搞出來所以就直接用。有些比較有能力的單位就會自己做，其實也不用太多人，反正那也只是做做苦工，只消一個學期找個班級分派一下，每人弄個一個，很快就會有整組的東西可以用。$ P4 U) @) n2 W0 ~% ^
$ c  m' V+ T0 M6 n/ O0 m
Full-custom指的應該是依照需求完全量身訂做的，從無到有。類比電路才比較需要這種方式，類比要做系統不好做，但是不表示類比就沒有用途。真的IC Design個人認為這才算是。這上面要探討的問題是很多很多的，思考需要非常慎密，國外的類比工程師是做一輩子的，我老師說過，一個好的類比工程師需要培養至少十年。類比需要的是實力還有不斷的try error得到的經驗才會慢慢有所成長，絕非tool玩玩就可以搞定。也因此比較難學，可是相對來說待遇也比較好。不過付出的心血不是旁人可以想像的。# `. N: k6 F# ?: F5 E+ b" ]7 L

2 [7 N2 c3 G5 l# `Semi的話指的是利用現有的半成品，也就是眾多公司推出的PLA、PAL或是FPGA、CPLD來去完成你想要的電路，在這上面的話因為數位電路比較沒有實現上的難度，所以這邊數位電路較多。數位電路著重在timing issue，只要不要有meta的話其實怎麼設計都不會沒有功能，當然這是指比較低頻與一般類型的，在這邊的tool發展眾多，這好像不太需要什麼時間精通吧?基本上就是照表操課，難是難在裡面要設計什麼電路，也就是System Level，或是比如比較偏向計算機的問題方面的東西，過程根本沒什麼難度可言。基本上資料非常完整，只要照做就會有東西出來。也就是說"取代性高"。
0 h/ [% s' t3 S
" X4 }  n8 t6 i5 n類比電路也是有類似可規劃的元件，只是應用上很少很少，所以這兩者是以實現方式來區分，並非以數位類比來區分!
8 P, q5 ]* F5 B. j" W! @* F( b( c; ?+ |/ x8 K' o7 G# X- f
君婷，雖然發問是好事，可是問多了代表沒有思考，也沒有自己動手去找，你問的問題我覺得有這空間可以自己得到，討論歸討論，還是要一步步去規劃自己去磨練自我才能達到目標。如果妳要走類比，那光在這邊問是不夠的，還是要回歸到學校裡面回歸到理論基礎面，再配合長期的實作，才會有所成長，如果是數位要熟析tool操作的流程，還有要著重在系統層次還有state machine跟timing issue上。像你學長姊那樣我不認為很好，Analog跟RF沒有個數十年學的到很精深?我個人學analog兩年多，我覺得我還淺淺的在這邊摸過，世界之大之博大精深，豈是短短的數載寒暑可以得窺?全世界不知道有多少高手有多少能人異士在這邊努力，人家都職業的，吃飽沒事幹就開始想要如何才能更好。在這領域打滾心態就要正確，是超越自我不斷追求極限，接近完美；不是與人相較，比看看誰比較好，換個角度看就是比誰比較爛。很可惜設計產品就是有跟沒有，差一點點水準都不夠。比較的角度要朝向自我，明年的今天妳能比今年多多少能力與結果，這才是重要的。做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。
2 ]% _5 ]4 T, v$ K; ]& O8 |8 p& t% {: M# S/ d) m5 ~
[ 本帖最後由 ianme 於 2007-6-22 11:40 PM 編輯 ]
作者: ianme    時間: 2007-6-22 11:24 PM
標題: 回復 #12 sjhor 的帖子
承先啟後，經典的東西何必再改?搞名詞那沒什麼意義，不變的真理還是要腳踏實地。這樣的名詞也突顯了IC Design的進步與血淚。
作者: amanda_2008    時間: 2007-8-9 10:56 PM
標題: 脸红
哇，大家懂得好多哦！！！！！！! R3 W6 n# N7 J7 K! O7 Y  v
                                                                              ) \+ L. j9 g  K9 ?3 K
看来自己真的要多学习，进到一个圈子里，如果连圈子里的东西都了解的不全，
" C4 s6 `" q2 s7 p                           
; p6 ~* t6 q. `- K9 e7 i  q" {% l9 Z. G也真说不过去！
作者: shmiyi    時間: 2007-8-14 11:47 PM
標題: 請問ic design及layout的分類有那些
其實TAPE-OUT 是指 設計者 交付給製程工程師的一項作業 , LAYOUT佈局不只是要驗證過而已( l# Y: x# D* j1 k" O7 T
製程方面也有製程上的限制 ,當這個CHIP有問題的時候 , 也會迴流 ,
% A5 @# Z7 j* xI/O PAD 是不用畫居多 , 反而是旁邊連著ESD元件要多多注意了 1 B5 z" `: [+ P. H# M4 Y& b9 Z+ r; |* u+ Z
APR現今都用在數位部份 , APR有獨立的專業軟體 可以繞出整塊方形的數位電路# h. w0 s4 s; D+ y1 q& |
至於要用多少數位電路 還是要看design , 只有一點點還是要用手劃
作者: yhchang    時間: 2008-2-6 01:24 PM
標題: 回復 3# 的帖子
現在想要開公司難度越來越高! Y$ r; A: S5 X' R2 p
如果是下.35um製程
- [9 `, a1 R6 A$ ~0 G- Z) J# v7 T* u9 P下線一次全部的光罩費用也要兩三百萬
6 Z5 V+ u" ]! O就算你資本有一千萬  扣除人事成本  也只能給你玩兩次
2 N" F; g, z1 z5 P
; W2 j1 D  }+ }, T如果是更先進的製程
1 b, n( S" }( o4 W. E比如99奈米 那就更貴了
9 p& {, M( X/ f9 D8 }- f$ N6 YTAPEOUT一次就是兩三千萬不見了" C$ ]/ p2 D) G, i% a6 s4 i
所以開公司之前要先想清楚  有沒有辦法冒這樣的風險
8 `3 G/ q, ~5 K" z& _  g公司的人才素質有沒有辦法讓CHIP一次就成功
) ~' Y6 l' g0 c. M# G4 Q+ H$ L+ E! D2 i: o
更重要的是  就算IC WORK也得要有客戶要
! s2 K  C5 B6 b5 ?能量產才可以開始賺錢
2 T: M5 [1 L$ \" X, g公司不一定能撐到那個時候
作者: yytseng    時間: 2008-2-13 12:42 PM
full custom layout 在於熟練+經驗8 W/ S& i% b3 N  h: p6 V
挑戰是現在缺乏 nano meter litho-aware layout tool, 你不知道你畫出來的東西8 ?: Y+ W) D+ l& D
在做完光罩之後變成什麼樣子 你以前學的東西通通不能用了5 ~; m: p$ f4 j% m
不過好在轉到 45nm 的 analog layout 在台灣還很早5 z9 H# @6 Z$ d
! x# v* d1 @5 I; h
digital layout, APR 在於觀念+解問題  S, {4 ~9 ~4 m7 l0 ^8 Q+ d
挑戰是現在缺乏完整的教育訓練,以及完善的tool
5 E, @8 L5 `  C. m; S有幾間台灣的公司已經轉到 tsmc65 對於這段期間做 APR的人會很痛苦
+ j. g* c; j" `" V* m% P# X. k9 K. o/ X; h% W# B2 q  b
如果自己學習能力不是很好,眼睛手腳還ok的話,選 analog layout 比較好1 k# G: b. h) G. m4 \- A) C0 Z1 ]  w
做 APR 不是操作tool 那麼簡單的,舉例來說,我用過的tools你可以數看看有幾種
% f$ c' P/ ]8 ]+ C$ Adesign compiler, physical compiler, astro, ic compiler, tetramax, vcs, rtl compiler, encounter test, soc encounter, conformal, virtuoso, ncverilog, ic61, laker, verdi, blastfusion, fastscan, calibre, primetime, cts, apache, celtic, fire&ice, starrc5 V5 ~: a4 ~$ O4 _
8 ~6 k7 o/ d8 V5 [3 W
光是manual 和教材,可以堆的比人還高了....
作者: yytseng    時間: 2008-2-13 12:49 PM
另外回覆發問者
8 w% h+ b0 O; y, n  W5 { laker 和 ic61 中的 APR 功能
  C4 w9 k$ T7 R 只提供 digital cell counts < 10K , J6 U0 [$ u5 g2 T
而且 缺乏timing constraints1 J1 G. A2 ]  ~+ s8 ~
8 j) C" w# e  A3 _/ m; r
因為它內部的 router 是 shape based, 要處理 APR 動輒 million cells 的情況目前機器能力是沒有辦法的
* m4 q) m% U" _! y9 d, ]  L3 P% f% v 而且...65nm的 rule 還沒 support
作者: wxyz666    時間: 2008-2-15 11:48 PM
原帖由 ianme 於 2007-6-22 11:21 PM 發表
4 F2 ^7 U3 I1 i6 b+ W0 a像你學長姊那樣我不認為很好，Analog跟RF沒有個數十年學的到很精深?我個人學analog兩年多，我覺得我還淺淺的在這邊摸過，世界之大之博大精深，豈是短短的數載寒暑可以得窺?全世界不知道有多少高手有多少能人異士在這邊努力，人家都職業的，吃飽沒事幹就開始想要如何才能更好。在這領域打滾心態就要正確，是超越自我不斷追求極限，接近完美；不是與人相較，比看看誰比較好，換個角度看就是比誰比較爛。很可惜設計產品就是有跟沒有，差一點點水準都不夠。比較的角度要朝向自我，明年的今天妳能比今年多多少能力與結果，這才是重要的。做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。
2 E4 P6 Q% N$ v2 E" d' G& N, v
她指的是IC的LAYOUT喔，不是IC的DESIGN，Analog和RF要互跳也不是一件容易的事5 F; m' |  U8 z/ d9 {7 r
0 z3 f& n) @' e# c3 T
還是高速的數位IC還是會走　FullCustom 流程
作者: HZ徐    時間: 2008-3-10 03:26 PM
聽一聽各位的意見之後, 覺得受益良多之外,另外有一些感想,我覺得教育下一代的教授與老師要負起一些承先啟後的責任,並要積極的成為業界與學術界橋樑的工作,不然在學校的學生們或是即將畢業的準工作者,對於整個業界與工作環境生態與使用工具只知其一不知其二,便會造成很多學生根本摸不清楚自己到底在學什麼,或是學了這個要做什麼用? 基本上發問者的疑慮很多是老師必須解釋的,而不是回答不清楚或是自己問,當然培養學生找答案是很重要的!但是完全不會帶領方向的老師也是很糟糕的! 台灣的教育與師資淘汰制度需要更嚴謹執行才行,不然誤人子弟可是會拖垮這個領域的人力資源的!  以上 請指教! thanks.
作者: semico_ljj    時間: 2008-10-23 02:49 PM
"做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。"有理！
作者: semico_ljj    時間: 2008-10-23 02:51 PM
“挑戰是現在缺乏 nano meter litho-aware layout tool, 你不知道你畫出來的東西' n3 {" g1 C  |& x) A7 F' r9 I
在做完光罩之後變成什麼樣子 你以前學的東西通通不能用了; C: m; Y8 V- O& \' y. j4 I
不過好在轉到 45nm 的 analog layout 在台灣還很早0 q1 Z4 s9 Q7 L. I* [# ]$ Z
”45nm真的有这么恐怖？



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2