Chip123 科技應用創新平台

標題: 现代的高压ESD [打印本頁]
作者: amanda_2008    時間: 2007-5-30 10:24 PM
標題: 现代的高压ESD
最近要用到现代的高压ESD，有谁可以提供一些参考吗？
& H, K0 \" v1 w7 D# F! x5 ^0 E3 b% m+ M因为现代那边没有提供高压的ESD rule，自己画的时候不太敢随便画，，
9 G+ C6 }! ~: Q4 R希望有经验的前辈能给点建议，大致的rule可以建议一下吗？
作者: cuban487    時間: 2007-5-31 08:22 AM
可以請問一下你所指的高壓ESD 是幾KV阿$ P3 w0 O. [& k6 V
可以盡量寫清楚嗎...感謝
作者: amanda_2008    時間: 2007-5-31 02:14 PM
標題: .........
我想先問一下阿，平常的工作電壓是20v，那對於ESD的畫法應該也會有差吧？# e! N" H/ d0 F9 `% F# _
我的高壓是指芯片平時工作時的電壓是20v，而ESD的承載電壓，
3 x* T; u. g4 Y& o) @! u是HBM2KV，MM200v，
  R& e3 F, ?6 C, Q如果能給我一個答復，我感激涕零，& A- x& p, Z# O! d7 ^- [; _! w% g
但是不好意思，沒有米米的回報，因爲我的已經是負的了
作者: sjhor    時間: 2007-6-1 08:56 AM
其實用普通的 CMOS ESD protection 就可以唷!!/ C0 `. N3 S4 Y
PMOS/NMOS 的 diode 就可以了! 10V/per 1um width 應該就可以約列算出你所需要的 size!!* S: C- r% s( X+ r7 [6 J
再加上 VDD/GND 的 ESD Clamp circuit 應該就可以了!!
; J" {  |" Z* _1 ?不過  大部分的人 PMOS/NMOS 的 size >=300Um,  以3KV來設計比較好唷!!
作者: amanda_2008    時間: 2007-6-1 01:57 PM
標題: 感謝
呵呵，謝謝版主同志，- g, [' i! f3 S7 g
不過不同的工藝，我是怕ESD的rule待會不滿足，9 a* M( m, {$ w! C
比如説D端contact到gate poly的距離大致怎麽來決定，% R( z% F2 V" k: d! t/ z" N, C- p
D端或者S端到guard ring 的距離我又大致可以設為多少呢？
# ^! _8 w# l2 H- Z( ]' r$ W雙層guard ring之間的pitch又是多少，然後guard ring的diff的寬度要多少呢？
& @5 S9 E& P& z* F版主同志，麻煩你再告訴我一下哦
作者: teaman    時間: 2007-6-7 06:29 PM
標題: 回復 #5 amanda_2008 的帖子
請您先告知大家，您要下的fab是哪家，什麼製程(process)，這樣才好回答您。/ x' T7 m' l2 S7 T; O5 K
每家的參數數值都不太一樣。
$ M' L2 S" _/ n+ F% p4 _0 {" S1 H! ]: X
如果您手邊有該家fab的design rule manual, 裡頭應該會有ESD design rule。
作者: m851055    時間: 2007-8-1 09:18 PM
一般代工廠都有ESD rules，只要照話就好了，或是請帶工廠提供也可以。
, u/ _: m5 Y3 n/ |
% O0 l( t) D( \) d2 K- R8 g9 Usource contact 照rules話就可以了，drain contact 一般約為source contact 3-5倍不等。
: G( F8 ^: |& T  M4 W! p  i3 I% Z' W
pick up 與guard ring之diffusion約為4um，pitch 一般10-20 um 不等，以上為一般之經驗，詳細需參考foundary之 design
/ E+ l% g* O  E9 a; mguide。
作者: amanda_2008    時間: 2007-8-22 09:52 PM
標題: 谢谢
谢谢大家的热心答复
8 a+ ^3 `3 X9 t0 u% Z7 t嗬嗬，我在题目里有标说是现代的哦，
) j) |+ H  w0 H( q$ j. J& g其实有时候代工厂可能没有你现在要用工艺的esd rule,' ]4 m% a" F1 A3 ]! V9 P8 @
所以这个时候就只能凭经验来画了
作者: dolphin75    時間: 2007-12-11 07:54 PM
多謝！
+ e" A8 S2 C. \  I: V2 x% N1 Z謝謝版主了，又了解了新知識了呢！
- _1 n- G$ {% T6 M  Q1 _3 f( e7 n扫扫盲，呵呵。
作者: semico_ljj    時間: 2008-10-23 09:35 AM
原帖由 sjhor 於 2007-6-1 08:56 AM 發表 * y: {+ x/ n- m+ N3 ^9 D1 }
其實用普通的 CMOS ESD protection 就可以唷!!6 d6 n6 c2 r; a( q8 @+ X
PMOS/NMOS 的 diode 就可以了! 10V/per 1um width 應該就可以約列算出你所需要的 size!!
' x- K1 x, `9 u) }' x再加上 VDD/GND 的 ESD Clamp circuit 應該就可以了!!/ i* I* F; E  s+ H. |" s
不過  大部分的人 PM ...
$ W+ L) E* \+ F8 B0 N0 f7 r
' e  w6 O$ b4 C. h
"10V/per 1um width "有疑义,因为比如W=300um,L=0.5um与L＝0.35um应该有很大差别吧！
作者: ritafung    時間: 2008-10-23 12:23 PM
如果是高壓的FDMOS,難度更高!因為這種device天生不利ESD.
作者: lethalkiss1    時間: 2009-8-5 07:50 PM
原帖由 sjhor 於 2007-6-1 08:56 AM 發表 % p7 A; C, H8 Q) c& Y' K( x9 y
10V/per 1um width

$ V% A3 [2 i. W) p: s
, L9 d7 a$ h. O6 {3 S3 x% W这个值是怎么来的呢？
作者: ONLYFLYSKY    時間: 2011-7-19 12:30 PM
L為最小的通道長度，一般而言，通道長度愈小，靜電放電防護電晶體的耐受度愈小。增大通道長度可使靜電放電耐受度提高。但是必須同時增大防護電晶體的寬度。如此一來便會使佈局面積增大而使成本增加。
作者: tuza2000    時間: 2012-7-12 12:16 PM
学习学习！！！！！！！



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2