Chip123 科技應用創新平台
標題:
SRAM及SDRAM
[打印本頁]
作者:
kyopc
時間:
2007-5-24 12:04 AM
標題:
SRAM及SDRAM
各位好
) F* \% z9 }6 {% y. O
之前在板上提的問題，用前輩們的方法，加一個FIFO可行
: e/ J# v ?4 w" I
可是現在有一個小問題
) T( x4 y2 V+ b2 _; c# \
如果本來的VHDL code，其memory controller是對SRAM做動作
/ k' F7 \' j# J! v4 n" @
可惜的是，我的板子上只有SDRAM
O+ H/ M, u1 i( L' }. v
根據我上網查的一些資料，他們的一些操作機制及結構腳位不同
) @, `7 \, Y" Y2 f
所以，我勢必去更改裡面的memory controller的存取機制
/ L5 E; _ n' ^0 [# p7 C! k
1 S* k. T& X2 Z4 X0 I3 h/ b
請問，要更改這樣的VHDL code有什麼要注意的
9 W5 q& M" O7 M" M) H6 C
code內SRAM controller上面的腳位如下：
. K: ~8 ^& U5 F
+ R$ R8 F8 }3 B+ O" K
ram_a = address bus
( x- B* o% A4 t$ b0 K% _) X2 K
ram_d = data bus
6 r% z7 {* q# G: L. u1 B
ram_ncs = chip select
# J, o0 }1 M0 z# X. Y7 z$ T, c
ram_noe = out enable
/ k0 q7 \' y& p6 i
rama_nlb = low bank
7 M2 l5 m4 P, J& Q! L
rama_nub = upper bank
3 ^4 @+ N' v0 j( J7 S, T% m
rama_nwe = write enable
8 J) [' E3 r+ Q2 F
9 U7 V8 s. a; x$ R6 P0 y
哪些是SDRAM上不一樣的腳位 (照我找來的資料，SDRAM動作好像比較複雜)
1 b) j9 e+ W3 j
6 R7 {; x) j3 P1 }- E
還有，我在網路上要打什麼關鍵字比較能找到較多的相關參考資料，或是有人release這方面的code可以參考
3 |! q% e4 k* d: u
. w+ h. I, G" S7 x1 o& B
[
本帖最後由 kyopc 於 2007-5-24 12:07 AM 編輯
]
作者:
masonchung
時間:
2007-5-24 12:34 AM
http://www.chinaecnet.com/xsj06/xsj062532.asp
6 t3 ^* N6 \ j% \! `
SDRAM控制器的设备与VHDL实现
( a2 X# R. {" R% k) g6 R
其實Altera 或 Xilinx FPGA網站就提供了一些Reference Design喔
作者:
tommywgt
時間:
2007-6-1 11:55 AM
總而言之, 控制SRAM只要把ADDRESS, DATA. RW...直接指出去, 但是SDRAM最好是寫個FSM去控制比較好, 另外別忘了SDRAM的MRS設定
作者:
eject
時間:
2007-6-8 06:32 PM
個人覺得以學習來說 Lattice 的 reference code 不錯
6 n7 F u( c( I
單一 FILE, 沒有特殊 LIB
& O& c0 a. j8 ]9 _$ i, ]4 Q
效率就是另一回事啦
" l5 k: Y u# o
+ \% @% _. V. ^3 `6 f
還有如果是 DDR 以上的就要注意 PIN 的 DEFINCE
作者:
tommywgt
時間:
2007-6-10 05:57 PM
eject大大講到了一些重點, 在ddr的應用上, 需要考慮IO pin的屬性, 是不能任意assign的
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2