Chip123 科技應用創新平台

標題: 關於ucf file [打印本頁]
作者: handwin    時間: 2007-5-23 11:12 AM
標題: 關於ucf file
最近遇到一個問題     寫了一個簡單的除頻器   然後輸出四個波型    功能驗證  ok
$ z; L  e$ ^) U8 q5 h8 B但是如果我先assign pin location 的話     合成及實做後的時序驗證  就會沒有輸出$ _4 k! [7 t2 z# c9 m
反之   我不assign的話   讓ISE自行去實作      則 時序驗證就會通過       6 _$ Z: G" \. [: Q
請問這會是什麼原因       新手一個      謝謝大家幫忙    對了  我的device是  
* {& j6 [" v7 Z+ h3 p3 \; Fspartan3 XC3S200 TQ208
作者: handwin    時間: 2007-5-23 12:04 PM
標題: 回復 #1 handwin 的帖子
不好意思 剛剛忘了列出  時序驗證的錯誤訊息$ u7 d- a. H: D4 q9 ]9 ~# |

+ l" j0 u& }0 k, t3 b# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
: ^' j4 y+ a4 J  G( J  z#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_4\
: y- K2 Z) V( |# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );" A2 q! a" s& A2 _3 W' u
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_1\( \6 i  e/ r' {( Z2 h6 V$ M
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
4 m, C, C7 o. |( P9 U#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_2\
* R6 k2 e$ S- [) z# Y6 `# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );/ h- n: I: c6 p3 J$ A
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_3\
% f" `: H& A7 K- M) |9 g' Y) h# N4 W9 d0 l

+ f6 f# m' \, G8 R: t
' b2 p& o% S+ C8 }1 ~& y會這樣大概是什麼原因呢?
作者: masonchung    時間: 2007-5-23 11:43 PM
請確認一下自己assign 的 pin location 是否在同一個區域3 V5 e/ c/ O  K2 P! v* Z! G
看起來是 setup time的問題
作者: jason_lin    時間: 2007-5-25 12:22 AM
標題: 回復 #2 handwin 的帖子
最好是把UCF file貼上來看看^^
% A; p# p  q* {$ J) ?# ?/ d這樣比較好找問題,看起來是Timing的問題,要知道你怎麼下限制的.
5 x5 i& i# Q: Z5 B+ F7 t
作者: handwin    時間: 2007-5-25 10:51 AM
謝謝兩位大大的協助     問題已經解決了       是我自己沒將全部訊號給reset  改了以後   post simulation就可以過了
* i: J3 `4 F: \% ~/ k1 ?- g
6 b3 f. q2 c4 ~8 [1 O) k* V5 r但是又出現另一個問題,    我在上述程式燒錄在spartan3 XC3S400上     用示波器看  結果都沒問題( n; }# D, d4 z+ y+ \8 A
  f( m5 D# K" O/ j. }
不過當我將程式環境改在spartan3 XC3S200上   可以合成也可以實作    但是做 post simulation  就又出現上述訊息了  還有我沒有下timing
6 H7 K- X& I& z# \0 s% i  _
. |* v. W. m5 a1 ]: L; C6 {: N9 gconstraint  我的ucf如下
& V  {5 S2 t! e8 i) K % u! L; Z+ y8 T$ W- o
#PACE: Start of Constraints generated by PACE/ e' Y: x! ?& v: o( u0 l4 R

" R) K3 A4 X; R; ^% B' H9 m, y& T#PACE: Start of PACE I/O Pin Assignments. D, ^3 [6 y( y5 B0 X8 U% X
NET "CLK"  LOC = "P155"  ;
+ I" b: W1 N* W' p8 f. QNET "CLK_N"  LOC = "P149"  ;1 E8 i8 r: g# m& W/ N- n! r
NET "CLK_P"  LOC = "P147"  ;! {2 E) N# b% V# E; l
NET "RESET_B"  LOC = "P152"  ;
/ z2 Q$ c1 M  JNET "RST"  LOC = "P144"  ;
- c9 c( @; ^  v/ }2 A* y/ zNET "STV"  LOC = "P141"  ;
% h5 }2 h( x. x; ~
$ P# k& i) _7 {4 ?' G#PACE: Start of PACE Area Constraints
0 X! C4 q1 j5 V
" K: C$ B7 _, e: Z+ k. p" P' O( _#PACE: Start of PACE Prohibit Constraints0 ~5 ]) O, U. |) k/ `+ Y' d

: C3 S+ |) R! m/ p/ X8 o/ C; X2 s#PACE: End of Constraints generated by PACE
" F/ }# v7 [$ H6 K6 b! H$ o5 [
$ x* t# N5 ^% k; C順便請問一下版大   您說的pin assign到同一區是什麼意思    因為我必須將接腳都assign到rsds接腳那邊  不知道這有影響嗎?
9 p  N' @- M$ V) Y6 `& X6 D                                                                                                                                    / i/ |( ]2 R+ v4 B. H
謝謝0 \6 g, E) ^: s
7 o4 [& N* S# R' P8 j, k, H: @" G
[ 本帖最後由 handwin 於 2007-5-25 10:52 AM 編輯 ]
作者: handwin    時間: 2007-5-25 11:32 AM
不好意思     忘了po xc3s200上  我assign的腳位了
1 c' n" t( z$ e8 \' [+ r, u) F3 I. z3 ^
#PACE: Start of Constraints generated by PACE
3 u" |) t9 v  u6 Y& o& I+ d+ b% _6 K  u' ^$ o) _* Z0 ^: K# ^
#PACE: Start of PACE I/O Pin Assignments# |2 O9 }! W& R6 u, g3 ~4 G
NET "CLK"  LOC = "P105"  ;9 l; k) w9 b& B4 r! l. V
NET "CLK_N"  LOC = "P97"  ;& o; V, r; x, `4 a
NET "CLK_P"  LOC = "P96"  ;
, [* Y5 Y# E  ZNET "RESET_B"  LOC = "P104"  ;
9 {# a0 c9 D4 D; LNET "RST"  LOC = "P100"  ;% A9 Q% y) T* b; N  i
NET "STV"  LOC = "P99"  ;# u& ]: I3 `2 v; v  D4 b; M

, i" u0 ~$ ?* p#PACE: Start of PACE Area Constraints
7 |$ W+ O7 G. O# W& |6 `
- w2 M* p6 g+ I#PACE: Start of PACE Prohibit Constraints, g* g3 b" R3 j' ^, W
6 c  M% f/ x0 H# u- _5 l
#PACE: End of Constraints generated by PACE
作者: handwin    時間: 2007-5-25 11:37 AM
不好意思     忘了po xc3s200上  我assign的腳位了
1 S$ Z; o. i  G2 Q* S1 F% C! V! @4 G7 |% U
#PACE: Start of Constraints generated by PACE, \8 M; |& }# C. f7 `7 d
& m$ q4 y7 l/ E8 f; F
#PACE: Start of PACE I/O Pin Assignments
# X* b1 n1 I4 W" jNET "CLK"  LOC = "P105"  ;
2 d1 y# X0 y9 {& wNET "CLK_N"  LOC = "P97"  ;
: e$ y2 D: k" R/ jNET "CLK_P"  LOC = "P96"  ;
( ^# W" w0 q. {8 o% p; p, Y5 J' ANET "RESET_B"  LOC = "P104"  ;5 S" r3 z) X6 Z% j* t6 ~: G  V
NET "RST"  LOC = "P100"  ;
9 C% \6 S# E# X0 L# o& w. v, @NET "STV"  LOC = "P99"  ;: A- g  W2 h* l/ l
" w3 f" U& L/ f1 l5 x3 }2 {
#PACE: Start of PACE Area Constraints0 H8 p" q7 p4 Y% g7 ~$ r2 W

! G1 C9 z% Y$ }$ D# v& ]#PACE: Start of PACE Prohibit Constraints/ ^$ e; F: p+ O8 D
7 R2 }$ J; l# _6 E9 N
#PACE: End of Constraints generated by PACE



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2