Chip123 科技應用創新平台
標題:
設計者由DSP功能實現到FPGA或ASIC硬體時的技術首選
[打印本頁]
作者:
jiming
時間:
2007-5-9 01:59 PM
標題:
設計者由DSP功能實現到FPGA或ASIC硬體時的技術首選
Synplicity推出新版Synplify DSP ASIC軟體
: u( |# c) ?: a1 e) O
/ H8 [) N4 j: x4 Q* n3 P* d
2007/5/8 半導體設計與驗證軟體大廠Synplicity擴展其ESL軟體內容。延續Synplicity提供與製程無關的解決方案之策略，新版Synplify DSP ASIC軟體允許使用者在建置FPGA或ASIC元件時，從演算法層級的設計描述，自動開發出高品質RTL碼。
$ i3 P! N$ d, _
V5 h7 K9 Z5 h4 {
Synplify DSP ASIC版本的獨特DSP合成最佳化功能，可自動建置演算法以提供設計者探測速度與面積取捨，所帶來面積與時序的顯著改善超過採用手動編碼的方法。使用過試用版產品的客戶，都體驗到超越傳統手動設計流程的諸多好處。
& @" F9 e, q9 X; O$ w+ t9 c/ G$ [
+ L3 U3 D: h# J4 A0 b2 W% I B, g1 q
Synplicity資深行銷副總裁Andy Haines表示：「本公司的Synplify DSP軟體已在FPGA使用者之間獲得極大的成功，這些使用者體驗成效顯著的優異品質，而我們也渴望為ASIC的使用者帶來相同的功能。相信透過Synplify DSP ASIC版軟體所提供的優越性能和產能優勢，該工具將成為設計者由DSP功能實現到FPGA或ASIC硬體時的技術首選。」
9 E. N7 j; m, P- I7 U, w
& S1 ]. b$ m; J- o1 E7 K0 f! e
Synplify DSP ASIC版的軟體能從模組自動建置最佳化架構於FPGA或ASIC元件。對開發ASICs的團隊來說，結合Synplify DSP ASIC版本與Synplicity的ASIC驗證套裝產品，讓使用者在高速運轉的FPGAs下，能夠很快地驗證ASIC設計。以FPGAs驗證ASIC原型設計，FPGA在的高速運轉下（一般指超過100MHz）更複雜的交互演算，使功能性錯誤可以更迅速地被偵測到。
; ~5 N1 w+ ]8 Z* M5 B- T
2 x' g, g, G1 I: E8 s
該軟體也支援新思科技（Synopsys）、益華電腦（Cadence）以及ASIC記憶體智財的供應商等的第三方邏輯合成設計流程。Synplify DSP ASIC提供使用者完全整合標準ASIC設計流程的解決方案。
作者:
masonchung
時間:
2007-5-11 01:05 AM
的確蠻有競爭力的
, I) P& V# O5 C a
Synplify DSP ASIC版本的獨特DSP合成最佳化功能，可自動建置演算法以提供設計者探測
速度與面積取捨
，所帶來面積與時序的顯著改善超過採用手動編碼的方法。使用過試用版產品的客戶，都體驗到超越傳統手動設計流程的諸多好處
" C6 R* ]. `2 W/ v
9 b: f9 t* _, |: K) }% {
這個DSP有限定哪家的嗎 TI?
: j0 J, o+ T+ P+ \& t; G5 n6 \9 l
還是DSP只是個演算法的代名詞呢
& [4 K$ ~9 ~, z/ O, O
: T s- J0 Y6 z/ B C
[
本帖最後由 masonchung 於 2007-5-12 03:56 PM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
