Chip123 科技應用創新平台

標題: 很怪的layout的錯誤！ [打印本頁]
作者: jine608    時間: 2007-3-27 10:19 PM
標題: 很怪的layout的錯誤！
最近小弟在玩layout（自己亂玩）！( p+ e) r' G! x4 W* R/ c  t  z
不過，在virtuoso編排！
# m9 ^& B6 l+ U1 [但是，在驗證方面出了問題！* b' S! E  Y: o2 h7 G, Y# W1 i+ ?4 q
所有pin腳和接線全部都驗證ok！
3 s# T- Z6 l% w6 N0 a" V2 L* M但是，只有一個錯誤！
* G* l9 L' h4 j# S就是無法打gnd這個pin腳！
( H+ {- [6 C7 {9 @" h7 ?只要打上去，在LVS方面就是無法驗證，
7 h+ X$ Q& o4 ^+ q5 q! `- q0 v以下是我所看到的錯誤！! c" n+ ?, t" s  D7 c9 @
請各位前輩給小弟新手我一個答案！8 s# d6 K+ e, ~0 J1 S& t1 f
是否可以寄信給我！感激不盡！8 P& N2 O1 u3 v. F6 c/ ^
小弟的信箱====>jine608@yahoo.com.tw
/ D8 s1 ^" h1 R- b4 \( K/ g& G- k/ }. N( P: Z' T' \
LVS方面所出現的錯誤！
: v; B3 P+ [5 YERROR:check aborted due to pwr/gnd problem; see report file : VCO_test.lvs.report- m2 r) S! x3 V8 H" o; @. Y
ERROR:check aborted due to STAMP discrepancies ; see report file:    VCO_test.lvs.report
) K/ I, d2 B: E) c***Galibre finished with Exit code2 q$ `' O' ?6 a9 g& P8 L
2 j; H6 m# S2 G" w$ c1 q  y- ~
以下是VCO_test.lvs.report+ P, v2 E" [) b$ N0 F
Extraction Errors and Warnings for cell "VCO_test.calibre.gds"7 w) G2 e, z9 C" @+ `
---------------------------------------------------------------2 E) D/ L0 w1 w
5 I: U* t5 I- \' |- |6 a) T0 E
WARNING:  Direct connection between different ports:, O/ {4 o, l" m- I: a
          Port names:  gnd  gnd  
6 U0 [8 m5 o% C- k3 C0 NWARNING:  Direct connection between different ports:1 `0 O5 }5 Y5 N3 V! z
          Port names:  Vplus  Vplus  ( q0 d. k( u* P" A5 ^' |/ N9 c
WARNING:  Direct connection between different ports:; p$ I1 M4 K' x
          Port names:  Vminus  Vminus  % k) y+ J' y2 v: O2 {& {
WARNING:  Direct connection between different ports:. A% `+ s* A+ V4 M# Y7 S+ M$ q
          Port names:  vdd  vdd  % Y, `5 Z/ o' E" `
WARNING:  Direct connection between different ports:% _. T. E8 L- ~# D8 W8 k) K$ [
          Port names:  Vctl  Vctl  
8 h5 d' _" ?! y( l
1 T% J' c! C8 c2 M
' D# q/ w+ c, ?
* D  ]4 j4 h0 \4 WConflicting connections STAMPing layer sub:2 by layer psub.
, A( Y* G, ^1 e   Location: (-247.595,2.410)/ Z$ T0 O, k3 t+ c
   Nets:     733 gnd
作者: wlyi0928    時間: 2007-3-29 04:12 PM
能否請問一下...您看起來是在學校使用CIC提供的佈局及驗證軟體,不知道是這樣子嗎?+ V1 W/ |# B* G9 k: j$ |! z
又,請問您是用哪種製程呢?
  ?. E" g- S: n2 D* u- r5 ^( Y: A- B$ S! L
看您貼在這裡的report,感覺上Calibre LVS並沒有跑完,. K* W5 b% ?6 W5 u  X
因為這兩行:"ERROR:check aborted due to pwr/gnd problem; see report file : VCO_test.lvs.report, w$ Q  j  z' E; f
                 ERROR:check aborted due to STAMP discrepancies ; see report file:    VCO_test.lvs.report"
2 M1 D+ X8 D9 x2 n, Z) Z都顯示了check abort的訊息.9 u% D" C% g, c* n
另外,在extraction errors and warnings 也看到與gnd相關的錯誤訊息,
5 S! O8 o, j6 H6 k8 |/ j' z9 k老實說,我大概有往一些錯誤方向做猜測,只是可能需要更多資訊才能找出到底問題出在哪裡.+ m* C0 A$ {4 \2 k! K5 o8 O/ p
若您是使用CIC提供的TSMC 0.35um, 2P4M Polycide製程,. M  q" N' D+ b) J
且若是您方便的話,是否能請您把該電路的gds file,用來驗證的Calibre LVS command file,和電路的netlist file寄給我,
) S$ E) v9 r9 e4 [" l, K' m那麼我或許能夠幫你轉gds file進來看看問題在哪裡, 再給您回報, 不知您覺得如何?7 q! `% P1 Z, J, N+ \

2 g4 g2 l3 S: T! j1 \! Z8 X* o若您使用的並不是以上我所提到的由CIC提供的製程,+ A/ S; e2 S& s5 d
那...我再想想辦法,看如何能提供你關於此問題的解答.. P, _1 A7 O! \. l( o

' {0 o1 ^" u: s" V# y0 `$ Y嗯...我不知道在這裡留下我自己的email address是否會違反版規,. ~3 V4 ?2 ]. w9 M4 l
所以我暫且不留,若您覺得我以上的提議可以接受的話,; I0 ?9 k# E8 x
請您再留言告訴我,或許我再看用什麼方法私下給您我的email address.( G( h5 |8 |# \8 l6 u
希望能對您有幫助.
( _/ D+ S2 c  X( ?6 A0 q2 x! ~& Q4 i6 C" J
p.s. By the way, 我現在是學生,之前曾在業界服務過約兩年,因此在Layout及Layout Verification方面的能力雖然不是頂尖,7 r* `1 r9 V$ S! N3 D& X
但至少目前我在學校實驗室裡還沒有遇到我不能解決的問題.1 |- |& q% m( s& b( w
另外,我想您也不用擔心您的電路資訊會被洩露出去,我只是純粹想看看有什麼地方可以幫忙您的而已.% v3 D6 O' b6 e# c
當然,若您的問題已經獲得解決,那樣當然是最好的了.
1 @7 e7 H9 S; |祝您順利!!
作者: cjchao    時間: 2007-4-3 01:34 PM
標題: psub shortened
Looks like you have different ground pins and then they are shortened together via p-substrate.
7 z/ Y" l/ e2 M+ a. PYou could separate these p-substrate with usage of PSUB2 layer.
作者: lli3793    時間: 2007-7-23 06:57 PM
標題: 樓上說的對
我碰倒過，就是說短路了+ j+ T& Y* [4 I" Z2 f" i
你的 gnd 和別的 port 短路了，才會有這種現象



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2