Chip123 科技應用創新平台
標題:
很怪的layout的錯誤！
[打印本頁]
作者:
jine608
時間:
2007-3-27 10:19 PM
標題:
很怪的layout的錯誤！
最近小弟在玩layout（自己亂玩）！
. a! P5 V9 k1 ]+ n# y+ u8 }
不過，在virtuoso編排！
3 F; l2 y1 i8 Z! u1 ] i" X# M" Q! e
但是，在驗證方面出了問題！
% m0 D Q) O# d+ o5 @- Y
所有pin腳和接線全部都驗證ok！
9 [. `5 R! k. B# e; K" s/ B
但是，只有一個錯誤！
/ z! m4 b* }: e6 u) J2 `, C
就是無法打gnd這個pin腳！
" C! F, U) w4 P2 O. b% a& Y" Z
只要打上去，在LVS方面就是無法驗證，
/ ?9 Q4 L1 B- V( a2 w6 [- |" _ f
以下是我所看到的錯誤！
+ K; z1 T$ G1 z- v8 p! o6 N: G. S, F
請各位前輩給小弟新手我一個答案！
, |7 b3 t) o4 ]5 W# W/ x
是否可以寄信給我！感激不盡！
' l# a. h) k! f
小弟的信箱====>
jine608@yahoo.com.tw
h# J( W. b5 }# W }: E, C! r0 ^6 Q, |
9 |% [1 D6 p. I K, Z3 d( U
LVS方面所出現的錯誤！
! \% j2 h3 c: }( ~ M
ERROR:check aborted due to pwr/gnd problem; see report file : VCO_test.lvs.report
. g2 r& `. W% i' x8 u
ERROR:check aborted due to STAMP discrepancies ; see report file: VCO_test.lvs.report
$ \' L( ~- o# ]) H* I
***Galibre finished with Exit code
7 Y; d& j" v$ Q. y8 }& O! P
6 n2 u5 j3 d% A" P- g
以下是VCO_test.lvs.report
5 L ~" j% h8 x' ]
Extraction Errors and Warnings for cell "VCO_test.calibre.gds"
$ S. X. G, A b( J7 O
---------------------------------------------------------------
& q: H, Q0 F- x9 Q$ Y9 i
7 w. ~3 C. ^: E0 q
WARNING: Direct connection between different ports:
8 Z, D/ s, D( B4 ^/ X; \1 N- j8 [
Port names: gnd gnd
, D' C! l, F/ ]9 Y: ` g! a) R/ q! p2 c
WARNING: Direct connection between different ports:
# p- R5 {6 p4 I
Port names: Vplus Vplus
* `! J' S% S2 ]. Z; ?" L
WARNING: Direct connection between different ports:
9 Y- ?( H( J& m8 r7 \+ ]
Port names: Vminus Vminus
3 A# V3 W" K# ? R- A
WARNING: Direct connection between different ports:
8 Z( _ f' N) v3 ^1 d2 U8 N
Port names: vdd vdd
8 ~6 A) w! h* X' P( q
WARNING: Direct connection between different ports:
F9 T9 N. Y; k0 X8 O! }, e) _
Port names: Vctl Vctl
, @/ ^' p# U1 E* W$ v
/ {# C, z# g: ^; i2 j
8 i% \) J# p. N* [; J
$ u u, R3 d" J
Conflicting connections STAMPing layer sub:2 by layer psub.
& |' z" [$ G7 R0 B
Location: (-247.595,2.410)
z z- T( q" F$ g6 C$ m% F
Nets: 733 gnd
作者:
wlyi0928
時間:
2007-3-29 04:12 PM
能否請問一下...您看起來是在學校使用CIC提供的佈局及驗證軟體,不知道是這樣子嗎?
, O+ d! O2 h7 `6 a9 y# m# U6 {! E# L) b T
又,請問您是用哪種製程呢?
. ?9 B' R7 {; h" n1 R% Y+ G! C" i+ u" R
& v( e* H8 Z5 x# Y" ^
看您貼在這裡的report,感覺上Calibre LVS並沒有跑完,
9 j1 b/ c/ F& |/ J! Y
因為這兩行:"ERROR:check aborted due to pwr/gnd problem; see report file : VCO_test.lvs.report
7 {* S, D( H% O9 d8 c4 N- a
ERROR:check aborted due to STAMP discrepancies ; see report file: VCO_test.lvs.report"
' k& e, [8 n0 R3 [0 P
都顯示了check abort的訊息.
1 S8 v% [6 b& E$ W( R, l. G
另外,在extraction errors and warnings 也看到與gnd相關的錯誤訊息,
! }: r4 r' o7 |/ C6 T8 J+ Q
老實說,我大概有往一些錯誤方向做猜測,只是可能需要更多資訊才能找出到底問題出在哪裡.
, M) L- i% K8 z5 g: q( V% `) j
若您是使用CIC提供的TSMC 0.35um, 2P4M Polycide製程,
: {$ m8 U; \) q2 n- `6 M
且若是您方便的話,是否能請您把該電路的gds file,用來驗證的Calibre LVS command file,和電路的netlist file寄給我,
) E! S/ b) n4 z9 Z7 o* x2 h
那麼我或許能夠幫你轉gds file進來看看問題在哪裡, 再給您回報, 不知您覺得如何?
* Q3 Z; g4 `8 p! e. x
4 @! l) @/ P$ g& u
若您使用的並不是以上我所提到的由CIC提供的製程,
& Z6 }3 n( a# S5 D
那...我再想想辦法,看如何能提供你關於此問題的解答.
: P9 \7 M6 h2 u
: G- M6 q- j3 h
嗯...我不知道在這裡留下我自己的email address是否會違反版規,
R' C, u. x; G7 Y( b3 S
所以我暫且不留,若您覺得我以上的提議可以接受的話,
' V8 H" a9 S3 a
請您再留言告訴我,或許我再看用什麼方法私下給您我的email address.
' q- U& {% f P% {! P
希望能對您有幫助.
: k: K+ | J7 u) O0 ?7 ^
: f3 J e ~1 `% r& s4 F. g
p.s. By the way, 我現在是學生,之前曾在業界服務過約兩年,因此在Layout及Layout Verification方面的能力雖然不是頂尖,
# E' @, d- K6 p% s
但至少目前我在學校實驗室裡還沒有遇到我不能解決的問題.
8 Z4 n2 J- l+ q$ J* R. C
另外,我想您也不用擔心您的電路資訊會被洩露出去,我只是純粹想看看有什麼地方可以幫忙您的而已.
1 j# E+ U2 G, w, d! M; j
當然,若您的問題已經獲得解決,那樣當然是最好的了.
. r5 z5 o2 q7 f2 D8 A' V
祝您順利!!
作者:
cjchao
時間:
2007-4-3 01:34 PM
標題:
psub shortened
Looks like you have different ground pins and then they are shortened together via p-substrate.
n" w! l; n* k8 V5 _: g3 S, f- w
You could separate these p-substrate with usage of PSUB2 layer.
作者:
lli3793
時間:
2007-7-23 06:57 PM
標題:
樓上說的對
我碰倒過，就是說短路了
+ \) |" k( C; a [- O3 l* X! X
你的 gnd 和別的 port 短路了，才會有這種現象
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2