Chip123 科技應用創新平台
標題:
如何計算Dual-path PLL loop bandwidth?
[打印本頁]
作者:
neterlin
時間:
2007-3-14 02:31 PM
標題:
如何計算Dual-path PLL loop bandwidth?
Hi,
! d- j0 {, o1 e6 {
有人做過Dual path架構的PLL嗎?loop BW該如何用手算?
作者:
hawka
時間:
2007-6-1 01:41 AM
標題:
回復 #1 neterlin 的帖子
我直覺的想法就是把兩者的tansform function相加
, d* q; K I% U/ `) L# N
[Kch1*((R1)//(1/SC1))*Kosc1+Kch2*(1/SC2)*Kosc2]*(1/S)
k5 q5 j# W4 R, j$ S- @, O) A; j; D
求得BA(s)
5 t3 x4 J7 r# ^
再來推導其BW
. {4 a0 Z) O# j
由上式會產生一在原點及1/R1C1之兩個pole, 另會產生一個zero
6 a/ L$ X" _: m% W
為求穩定zero須在pole之間
( W0 F- B' Z9 I& Z* E: k
# z6 H; M0 A% q, B* `. c9 N) @
以上為個人一點淺見
& t9 k" w1 h `8 t# a( p
如有錯誤, 還請指教
作者:
afor
時間:
2007-12-13 03:03 AM
可能還是要看spec的需求,若可以的話
# h6 N: M q: v3 o
應該在某些條件下,可以簡化成只有一個迴路
" V' s9 L5 s0 a( P6 ]! d& o5 w
那就可以簡化成傳統的PLL
作者:
mmtx
時間:
2008-2-11 02:10 AM
如果我沒想錯,這應該也可叫做two-point modulation.
* f; F, d& I2 t. D: z R! H0 y
可以說是low-pass(kch1)和high-pass(kch2)兩個loop.
R0 R( G% r# s# ^2 @
LP是locking frequency,HP是introduce mdoulation,
! N2 d/ z7 z; ~4 Y4 }; H1 @
所以基本上LP path的BW要和HP path的BW一樣,3dB cutoff freq.
8 L3 f7 P+ ]0 X) a$ W I; p
要設計成一樣,這樣就能保證flat frequency response in whole loop.
# b& i2 Z/ E( d! j' R1 N* ^, u
' x. s$ _" \% j) Z
至於loop BW的計算就是trade-off between phase noise requirement
# V. p3 l" i9 x- ?3 `
and modulation quality depending on the application.
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2