歡迎參加微處理器知識有獎問答?!

chip123

SoC架構設計師，你認為IP驗證將在哪個層次進行？   凡能針對以上及以下問題提出你選擇、開發過的經驗談「知識」見解，重重有賞RDB！
6 Z5 w7 f2 n+ V$ ^: f! I; ^1 O0 I; o
1.SoC設計經常會用到IP硬核。請問硬核生產一般採用哪些工藝？
" A6 b; Q. E0 \0 I4 P3 m, Ra. 0.13 nm G TSMC
b. 0.18 nm SMIC
c. 0.18 nm TSMC
: ~6 ]' u" P+ e4 w# Md. 以上全部
; [7 q$ ^/ V0 p7 I
8 P. i1 M; X# a' }7 g2.對於想把MIPS內核集成進一個可擕式設計的SoC架構設計師來說，什麼是他最主要的考慮因素？
a. 性能
* J; {' Z7 |/ r$ D* ~- Zb. 面積(價格)
; z9 T( C+ `4 i" k! e( O: ?c. 功耗
d. 以上全部

3.MIPS維護哪種RTOS核？
4 @1 H) X! G; s! [, J# Ka. VxWorks
b. Windows CE
, F$ w: U, T( _. f3 ?c. Linux
d. Nucleus

4.一半以上的SoC開發系統成本消耗在哪里？
! v% m( A( R( h$ G+ c: E) ta. 架構
b. 驗證
( T8 t# n! m7 Ic. 軟體
" K5 \7 H% B* T& Q* n8 K. X) @: ^- Qd. 確認

stanlly9

1. 0.13um製程
2. c. 我認為可攜式產品功能只要到位即可，因此功率消耗(續航力)將會是主要賣點。
3. Linux
4. b.驗證
因為SoC Design的發展具備一定的難度，因此Design flow
也由傳統的Waterfall Model轉換成為Sprial Model
" c' d+ n0 B- s' w) ?& n4 ]# b" M必須要同時再多的Level做設計、驗證的工作
6 s* b9 C# }/ Z( L8 A如此才可以降低開發中一次iteration的iteration bound
(iteration泛指當某個flow出了錯之後要 回到某步驟重新來過)

september03

1. 早就該 0.13um了. 0.18um 已不符成本了.
這個題目單位還弄錯, 應該是 0.13um or 130nm.
. K9 n& @0 K# H3 h: K$ j4 K
9 @& f8 E9 j/ J2. 這題目是雞生蛋 蛋生雞的問題.   
  功能少自然Die size 就小, 功耗也就低.
  同樣的製程 縮小面積的方法有很多. 量大就會划算.
2 U4 V+ f) U8 G* D& c$ G重點在可擕式
  可擕式的SOC 功耗必須很低, 否則再便宜也沒人要.
) Y# j. q, u; h( A3 w
3 OS 最常見的是 Linux or Linux like. 如uClinux, eCOS.
Nucleus and Vxworks 也不少. but need royalty.
' c9 g6 [0 v$ Q0 c別忘了還有 WindRiver
' _! I/ c, k6 R% M" y& y4 m# t
1 W# T( y( @2 m4. 當然是驗證. Test plan 也是一家公司的 KnowHow.

jimy

1. 現在成熟的製程應該都是用0.13~0.18了. 所以除了價格外應該沒什麼區別
2. 我想對一家設計公司來說, 面積價格應該才是最重要考量吧.
. w! X5 s* b9 Z3 _5 P2 D3. 沒用過 MIPS
4. b 吧. 我想不只SOC, 所有的設計都是吧