Chip123 科技應用創新平台

標題: 如何透過DC找出跨不同Clock Domain的訊號 [打印本頁]
作者: nemo    時間: 2007-2-23 10:44 AM
標題: 如何透過DC找出跨不同Clock Domain的訊號
Dear Sir,
1 Q' S$ l: i3 R8 {! d1 } & U5 P3 {3 A! q
為了防止設計中的失誤發生，我必須確保每個跨不同的Clock Domain的訊號是否有經過特別
7 G! E  `) o  l3 }處理，或者訊號本身就是一個False Path，旦先決條件就是我必須先將所有這類型的訊號一一; ?% D2 E0 n9 t* [3 F  R" G- J
找出確認。3 z' e0 y. f- k7 M6 |2 s7 h" V, z, K
有誰知道如何透過DC找出相關的訊號，或者你們知道利用其他EDA工具幫忙尋找，請說明如何
# A5 u6 c8 p, [, g使用？6 N: N; O0 ^  i% m9 e2 H+ j
謝謝！
作者: masonchung    時間: 2007-2-23 12:12 PM
您可試試 Mentor Graphics 0-In® Clock-Domain Crossing (CDC)
( W# V7 J8 n" Y9 d  }) N+ M% l* @利用其中一項功能：Automatically identifies all clock groups, derived and gated clocks in the design
+ o4 c% D( R, ?- @. t( c# d, L4 Ihttp://www.mentor.com/products/fv/abv/0-in-cdc/3 |2 g+ ?8 Y5 M: p/ N) \- B7 {/ o

- n- q& E, h( q6 M. w- k- k[ 本帖最後由 masonchung 於 2007-5-16 10:50 AM 編輯 ]
作者: hsd123    時間: 2007-5-21 02:37 PM
在 SpringSoft 的 verdi/debussy 中也有 clock domain 的分析,6 I5 H; g" _* U; x$ m
可讀入 sdc file 來設定 clock,
5 \6 c. Z" a& v3 v可瞭解 clock domain 也可 check synchronizer...
作者: masonchung    時間: 2007-5-30 11:53 PM
hsd123 大大
6 ~* G. |$ W2 n1 e" d9 Q要讀入sdc file- x7 S- S: Q8 o# O
這個是合成過的gate-level 設計才能用的分析方式嗎: X" i# C" n3 {& K, K6 K
不過這是最新的 verdi 才有的功能嘛？4 _+ d( y6 f' ^  m
! z. c) ]+ H% P8 O, q: a
[ 本帖最後由 masonchung 於 2007-5-31 09:50 PM 編輯 ]
作者: Huay    時間: 2007-5-31 12:59 PM
Cadence 的 Conformal CDC 提供 clock domain crossing check 的功能.
. W: N# `0 V8 @可以在 RTL level 便讀入 SDC file.
( ^2 r4 B0 O0 p6 C2 V& |( i也可以從 gate level 來做驗證- q# T$ M8 q  l- \4 P1 j4 C
檢驗 clock domain 是否完備.
' `5 T& {" |- x( [# @是否有遺漏的 clock 宣告或不適當的 clock 宣告.) G8 x7 r( p) D
除了使用者自訂的 synchronization rule, 亦可使用 Conformal CDC 內建的 synchronization rule./ }, d% e2 `) s0 P  H3 Q
幫助使用者在剛開始建構環境的階段快速的完成檢驗.: E1 w1 H" k' _2 g& i$ Q2 u
Conformal CDC 也提供 convergence check.
作者: hsd123    時間: 2007-6-6 04:11 PM
標題: 回復 #4 masonchung 的帖子
RTL & Gate-level 都可以,: `- y, g9 M& l" i8 {8 {5 ~( ^
不一定要 sdc file(=>方便設定), 可以手動設定或讓 tool 自動 extract,
0 P' Z8 _# {+ e, W9 S: b0 Z3 q新版的 debussy 與 verdi 都有 clock 方面的分析,! E2 O$ r6 K' Y' w) C
其實跟 Huay 提的 Cadence Conformal CDC 功能類似.
作者: jerryyao    時間: 2008-1-29 02:34 PM
標題: 回復 6# 的帖子
請問debussy是從哪版本開示提供clock 方面的分析的分析，54V6有嗎
作者: chienw    時間: 2009-4-10 03:06 PM
看起来现在大部分人都靠EDA工具解决问题，我们以前都是通过使用一个专门的sync cell来做domain crossing。每个cell instance会用一个特定的命名方式(例如sync1, sync2, etc)。这样一下就能把它们都找出来.



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2