Chip123 科技應用創新平台
標題:
Layout 電阻的問題??????
[打印本頁]
作者:
l89105046
時間:
2006-12-28 04:42 PM
標題:
Layout 電阻的問題??????
請問一下各位高手,我是使用Virtuoso來畫sige035製程的,
' I: e' u6 H9 P% T
但是電阻沒畫過,所以麻煩大家幫忙一下~~
& C& O! l, q/ a9 m! j
- P. X6 y( L# r% B! e3 U/ ?9 m
[
本帖最後由 l89105046 於 2006-12-28 05:11 PM 編輯
]
作者:
tyler
時間:
2007-1-26 10:10 AM
可否告知您要畫什麼樣的電阻(poly or diffusion or well...)?
4 ^: b5 H, [/ H' M. w7 `% I
是non-salicide or salicide resistor?
作者:
endonelee
時間:
2007-1-26 11:44 AM
基本上，電阻就分成兩邊端點，還有中間主要的阻值部份。
1 N5 q2 J; `% ?2 ~1 L
Nwell 電阻，兩邊是用N+的diffusion當端點，中間就是well加上一個電阻辨識層。
9 Y, h2 v& b) E! b9 D4 W
diffusion和ploy主要是中間阻值的部份是不是有non-salicide，還有Imp的不同，
- [6 M" V" ~# L; A
另外poly電阻有沒有放在Nwell中，利用Nwell做shielding。
- T# I% n: }; Q) a+ F
9 Q7 f7 {7 ^9 }3 c- e% [9 K
如果有LVS command 可以去看看command如何來辨識電阻的，就比較知道你最少要那些層次
作者:
l89105046
時間:
2007-1-29 01:23 PM
那請問一下,只要LVS驗證有過的話,
, E y: l0 `) h( _! O
就是正確的嗎??
作者:
wlyi0928
時間:
2007-5-24 08:15 PM
標題:
回復 #4 l89105046 的帖子
我想, 如果真的確定LVS的驗證通過的話,
$ V/ q w6 G4 y
那多半是沒什麼問題了.
$ V, ?/ E, S4 x2 y$ T0 A; i
不過重點是,
9 c- a# N$ p1 h+ K- I1 K
電阻它真的有被認成是原本想要用的電阻嗎?
# ?0 }5 h0 n _: I- ]
我的意思是, 在Calibre LVS command file中,
' L# O$ @& D( U# |& P' d) z/ S3 x
可能有很多種(因為可能用許多種不同材質都能做),
# j$ m1 y0 x. i- v3 X D. Q
那這很多種,他們的type就不一樣了,
* l1 V6 n$ r) F% n7 [0 Y$ _. D7 V! @1 E4 O
因此可能得先從這裡確定一下是否真的有確認到電阻的存在,
( \2 P6 i1 ?/ Z0 c
再來看看囉!!
# T: u0 f$ I% B2 x( R$ e- C
' L8 H9 F3 z( b) ^0 h) T* c' g
一點點小經驗, 請各方高手指導!
Y4 K% V* [* d M
謝謝!!
作者:
finster
時間:
2007-5-30 12:51 AM
來補充一下
, s. _+ I: g) X' G
通常,在畫電阻時有其最小的單元,亦即畫電阻時最小的長和寬,或者可稱之為W,L
# h! }! q, P( e( \1 x6 e( l
而之所以會有這個最小的長和寬的定義值,最主要是因為電阻值的換算是經由(L/W)*電阻係數來求得的
# }% _: T# E1 r7 q/ Y
故而,在畫電阻時,要先知道你要畫多大的電阻值,同時你要知道畫電阻的最小L和W各為多少
) [" \& s- f+ L' U
例如,P+的電阻係數為150, W(min)=2um, L(min)=2um
. ^1 H& Z% i! r7 {. v5 j( K: F
若要畫1K Ohm的P+電阻,且電阻的W使用4um,故而L=26.6668um
! L4 z$ s7 @& N& G/ S M* U
所以,一個長26.6668um,寬4um大小的P+電阻就相當於1K Ohm電阻
作者:
ianme
時間:
2007-5-30 01:48 AM
簡單說就是去model裡面找Square R是多大，然後阻值多少，最後看你要多少阻值，就畫幾個square R。然後再稍微看一下大該是不是這樣的阻值，就OK了。
7 R* C$ _- H2 B o
% @* n9 ~; f4 N' }+ g8 P0 i
最基本就是用well或是poly，當然還可以使用其他方法得到電阻並且有很小的面績，一個好的設計要避免使用電阻，或是能精確控制的電阻，否則整個面積都消耗在電阻上，最慘的還是一個大問題：電阻太不準了，誤差可以高達30%以上。對於精密電路來說這樣的誤差範圍是不可接受的。
作者:
option318
時間:
2007-8-9 10:03 AM
恩∼在Layout中，畫電阻時要考慮的因素還真不少，如果在製程上電阻漂掉的話，那對整體電路來說反而是一大傷害唷
作者:
yoyo20701
時間:
2007-10-15 08:06 PM
嗯~~謝謝大大唷~~最近在畫layout剛好要畫電阻~謝謝大大的解說~
作者:
93403001
時間:
2008-2-29 05:54 PM
標題:
請問一下下
那我用poly2畫的畫
- B, G* B1 F; {3 G. A" N0 o9 P
+ D& r3 Y5 B; U0 t5 A4 d( h
那我要去spice mode看RS
M9 _# D7 [- m5 T* m1 H4 F
6 S% ]2 A) _% m% ]3 |
但Tanner pro裡 rs分二種呢
6 C _5 b, y3 U/ e" X
3 ]0 f! x0 ^5 l7 L
一個是n 及 p的
$ b) D3 Y4 c/ w# C8 ]
( V( R* p! E1 {
請問我要看那個的才正確呢
% D1 ?2 D" u) A& @( N$ @! F
' b% y$ \6 Z$ n* p
如果我lvs跑成功的話那就表示成功了嗎?
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2