標題: 5個FPGA問題請教 [打印本頁] 作者: chip123 時間: 2006-11-17 03:47 PM 標題: 5個FPGA問題請教 問1:modelsim的一個問題6 J/ \8 I7 o. s9 R
用quartus 2 的megawizad管理器生成的 ROM，並用了mif檔來初始化，再用modelsim仿真，rom沒有輸出mif檔初始化的資料？是modelsim不行嗎？ 4 F. V3 R" `& @. o" }9 R" x # N/ h% `: D, U7 H2 @. o& Y問2:設計 a cache controller and a DMA controller using VHDL,怎麼編寫,需要什麼硬體 & X/ t' |* W# y" s' ?+ N5 ?- L* h2 H& G/ [, T! E
問3:為什麼用FPGA傳輸RGB會有水波紋?3 z3 o; c2 V8 P: l X( w2 C
不知道為什麼,我用FPGA傳輸RGB圖像會有水波紋出現?1 L, a7 X, K+ }2 X
我用的是RGB565# z' N) B9 B3 @3 h
, ^% ~- s' h2 M. i# A0 f問4:FPGA 配置為輸入的管腳會出現波形，奇怪！ & K1 s. x. i+ E* u6 M- w+ D/ K我用的是xilinx spartan3e的FPGA，一共有一百來個IO,以前只用到六七十個IO,工作正常，最近在設計中增加了20多個input，output，其中包括16個IO來做資料線，發現在另外的三個輸入管腳上會發出波形，我是把這三個腿撬起來量的，的確是從這上面發出的。如果我只增加八個IO, 則工作就正常，真是很奇怪，請教大家！7 a/ M+ \+ \; \3 n
0 J7 |' P/ [* X5 E8 y) u
問5:如何使能stratixii的extended lut mode1 F! l- F% j6 c! _2 T
我使用的是stratix ii 器件。synplify 8.1綜合結果.vqm網表�面有7輸入的LUT，然後Quaruts分析網表的時候報錯:Error: WYSIWYG LCELL COMB primitive "I_18865_1" cannot use datag port -- datag port must be used only in extended LUT mode & `% k$ R/ g% `; M' m" \0 }wysiwyg我是打開的。 + k! m! L, S P* S% X7 |5 U查原因它說8 Y* z- S# z$ I! D8 I; u- f
CAUSE:The specified WYSIWYG LCELL COMB primitive is not in extended LUT mode (that is, the EXTENDED_LUT parameter is set to OFF), but uses the datag LUT input port. The datag port must be used only in extended LUT mode. Either the EXTENDED_LUT parameter must be set to ON, or the datag port must be disconnected.- U! L8 S9 j( v1 I9 R0 w
但是我不知道如何打開EXTENDED_LUT ，直接在腳本�面添加一句 % ^: K) L4 O6 r/ d( Z# v( s6 j7 iset_parameter -name "EXTENDED_LUT " ON' D0 Q4 Z) n8 k& ?7 I* N
結果還是報錯。怎辦?作者: michaelslai 時間: 2006-12-3 10:45 AM
回答您第一個問題 8 l* I D* _+ \$ Q0 I }>>用quartus 2 的megawizad管理器生成的 ROM，並用了mif檔來初始化，再用modelsim仿真，rom沒有輸出mif檔初始化的>>資料？是modelsim不行嗎？ . b6 A/ Y. Y9 X+ `& C# e% p 9 r. f' \; F( i( S因Quartus 的megawizad是用到Altera的cell library ，所以modelsim並沒有Altera的cell library ，因此無法模擬你建的ROM，除非為modelsim掛上Altera的cell library ，或者在Quartus II選用3rd party軟體Modelsim-Altera來模擬，你可能要上網找這方面的資料 作者: sakho 時間: 2007-1-17 06:03 PM
回答您第三個問題 7 @& Z _5 h. |! P4 G# z5 C>>為什麼用FPGA傳輸RGB會有水波紋?5 Z" P/ N% Q. m& l& g
8 R2 s, c4 a- n% Q3 ^% D
通常FPGA在系統接線方面會有比較多的干擾或是delay太長 Z) V, v2 H! ?, d5 @
而導致資料進來的時候沒有敲好 7 a) E! c/ y4 U y- Q我通常會在資料進來與出去的時候加個raising 跟falling 的clk 去敲一次) A: I6 N6 r* v( {5 t4 [
然後視出來的狀況 ) {" N/ D7 T. W/ s2 P. x9 l# j去修正該raising 或falling 敲資料進來$ B3 {; J$ Y4 J# Z4 k* d
1 u! X, ~' e! K K3 g7 Q至於跟565有沒有關係 1 O; f: o' G1 p& l4 n; f+ f這我就不知道了作者: tommywgt 時間: 2007-1-19 11:07 AM
回應3樓大大的答案... % J5 m* t z3 j; i* c1 P1 X9 d * P9 j! f: _7 T9 c) m8 I, z我猜有水紋波應該跟fpga沒關係, 資料latch錯了會出現比較像雜訊的東東, 水波應該是來自於電源對DAC的干擾, 這個干擾也有可能透過 RGB565 數位的信號干擾, review一下線路應該很容易找到答案' s* {) O4 E. s
6 M) Y# J% ~7 M
; ]6 t* H- U" R+ P0 d7 F
第2個問題: cache的設計要看你要做1way / 2 way /3 way的哪一種cache. 複雜的cache架構雖然不好設計但是performance會令你滿意的 dma controller在bus算是個master, 在multi-channel dma設計中還需有個arbiter來仲裁, 而且這個東東跟bus architecture / protocol也有關係, 這些相關的知識其實好好去翻計算機組織與結構的書相信有很多重要的知識, dma controller還可以去參考別人現成做好的一些design, m$ {3 D C$ T7 \* g) W# E8 S( ?
)