標題: FPGA如何實現Scaling？ [打印本頁] 作者: jiming 時間: 2006-8-14 10:44 AM 標題: FPGA如何實現Scaling？ 這邊雖然在「懸賞問題」，但是好像吸引不了太多高手現身？建議壇主再想些激勵的辦法！不然蠻可惜的... 曾經聚集這麼多台灣IC菁英會員...但卻成不了「研發社群」？小弟就笨鳥先飛，再丟些問題來拋磚引玉吧！？ : f( A( y7 B9 S0 }5 T2 h 3 j) L8 ^( q4 z5 Q: Y在利用FPGA來實現Scaling時，在輸出為SVGA模式下圖像效果很好，而在XGA模式下則慘不忍睹，請問怎麼解決這個問題，用的是Xilinx的Vertirx2。作者: liuhh 時間: 2006-8-28 10:45 PM
XGA解析度比較高，SVGA可以不代表你的alogrithm很好，* O" t2 v, p- l% l. i* u \, t
其實問題還在你的設計作者: henrylai 時間: 2006-11-10 01:13 AM
可以參考一下 國外幾家大廠的專利作者: fpgacpld 時間: 2006-12-14 05:25 PM 標題: 回復 #1 jiming 的帖子 You must be sure that, $ q- [. I9 K7 i5 c& b" I2 b1. your design output meets standard SVGA HSYNC/VYNC timing $ E' s* B. q! B* V2. You must also set constraint on the ISE project, and check the timing report after . c" `; c7 m0 x the P&R is done. (also called STA timing report) % m$ O, X# x( m% i* l3. Sometimes, you must check the board, and I/O SSO issue(signal integrity....)