/ S- r' \1 o6 r ! C+ w [+ D4 X0 [7 h1 _3 c, A 1 e9 a8 ?9 d. o7 k# d; S[attach]6244[/attach]作者: ICKELL 時間: 2009-1-10 05:11 PM
如須eASIC 更多資料查詢,請參考以下或與亞矽科技886-2-8752-5858 Peter聯絡 x U6 ^+ M; n& G" t7 N
eASIC 部落格: FPGA and ASIC cost down solution 2 C+ F( E6 r! ?! ^. |: k8 E
部落格 http://tw.myblog.yahoo.com/easic007/9 U: I+ x4 C+ i/ U, Z- `; X http://www.easic.com ! ?& h1 d* Y! Ghttp://www.easic.com/cn/; m+ V7 I8 ?' V) W5 w% H6 K 作者: ICKELL 時間: 2009-1-14 06:33 PM 標題: 如何去比較 FPGA的容量與eASIC 的eCELL ? 保守估計，一個eCell大約相當於一個FPGA的Logic cell 或者是Logic element，這也是Nextreme產品最基本的邏輯結構。一個ecell主要包含兩個3輸入查找表（LUTs），一對2輸入NAND gate，一個2輸入multiplexer，一個DFF，三個inverting buffers和一個three-state buffer。 作者: ICKELL 時間: 2009-1-23 09:04 AM
eASIC Low power ! Low power !Low power ! ( J/ e5 O* L5 x4 u Low cost! Low Cost ! Low Cost ! ; s) T* i9 `1 q3 z
[attach]6335[/attach]作者: ICKELL 時間: 2009-2-12 10:46 AM 標題: SOC (system-on-chip) Diamond Standard processor family--for eASIC Chip IP Free SOC (system-on-chip) Diamond Standard processor family--for eASIC Chip IP Free # Z5 }, h* _3 x% o& r
Diamond Standard Processor Cores 7 j" u% k2 [# }8 T; [# o4 q ( l7 J' B/ c6 a8 z* p% i
Tensilica’s Diamond Standard Processor core family consists of 7 ready-to-use cores are now available “Free of Charge” to eASIC customers. These cores range from area-efficient, low-power controllers to the industry’s highest performance licensable DSP and popular audio processor. The Diamond Standard Processor core family covers a very broad range of performance/power options. The Diamond Standard processor core family is based on Tensilica’s highly efficient Xtensa configurable and extensible processor architecture, proven in hundreds of SOC (system-on-chip) designs. / E) j! g. H$ S
Reference website http://www.easic.com/index.php?p=nextreme_tensilica' d. h' M& N8 X0 ~* q% j
Controllers 106Micro The industry’s smallest, lowest power 32-bit RISC controller 2 p4 a4 T1 ]& u108Mini A low-power RISC controller with built-in DSP capabilities 7 y+ g- j* K# N$ M& d) k212GP A flexible mid-range RISC controller with flexible memory choices . d/ T* N/ F4 s4 @( O3 z7 F) iCPUs 232L A mid-range CPU with Memory Management Unit (MMU) for Linux OS support / V' a2 x9 z$ q I8 z) [5 C1 |570T A high-end CPU core with twice the performance of an ARM 11 (based on EEMBC benchmarks) " n, L: P+ v, u k" }+ N
DSPs 330HiFi A low-power, 24-bit audio processor supported with popular audio and speech codecs 7 Y) W2 K! X( G9 }# B% n0 o545CK The highest performance, most efficient licensable DSP core作者: tommywgt 時間: 2009-3-5 11:09 AM
原來台灣的代理商是你們哦!" N& D1 e$ A1 E. A
eASIC我也注意了好久說...作者: tommywgt 時間: 2009-3-5 11:22 AM
對了, 本論壇並不反對上來打廣告, 但是希望打廣告之餘也提供些新知來造福一些其他的讀者 . I: Q* w) b0 z+ w 7 k5 j, K" P" [1 [$ ~1 K% d& R例如你可以討論一下eASIC的LUT架構共比較跟現有FPGA的差異之類的, 8 W) l7 v) H5 H) M) A( x( {: V, _7 M5 m
使用Laser來修改metal的技術 3 h" K" j# b9 O或其他更多的訊息& x- j, Z- }# i- f5 H
- M) z2 p4 C' D& W十分感謝作者: ICKELL 時間: 2009-3-11 07:05 AM 標題: eASIC eCore & LUT 架構 [attach]6417[/attach], v3 p2 h; ]" t+ e& x
eASIC早在2006年已經推出90nm的結構化ASIC產品Nextreme。與其他結構化ASIC不同之處在於，只要用單一 + f$ L! T- |& j; a9 c3 N* j
過孔層就可實現各種設計電路的定制。對所有的設計而言，從矽片到每層金屬層都是通用的，唯一不同的是一 ( n- Y4 e- C+ ^6 v/ @層過孔Via6。 ?由於這一過孔層可直接用激光束打造（請參考eASC 網站詳細說明http://www.easic.com/cn/index.php?p=technology)' n8 D' e P! [/ I. o3 r R- o
實現無掩模定製樣片，處理時間快了10倍。因而無需 NRE費用，樣片時間縮短到4週。 9 r; ^) Z3 e$ x# {0 Z在短短1年半時間內，eASIC就完成了120多個項目設計。令人驚訝的是，在90nm Nextreme ASIC產品快速成功的基礎上， ) r& m0 h8 T6 qeASIC跳過了65nm直接奔向45nm，2008年8月4日發布了其45nm產品Nextreme-2，站在了業界的前列。 - j& S0 `( J0 _" @* L. K! |
在45nm結構化ASIC產品Nextreme-2系列中，eASIC基本保持了第二代產品中的全金屬佈線，單一過孔編 ( x M2 m" o* `" f
程定制的體系，只是將這一定製過孔層從第6層調整到了第4層。但在架構上、基本邏輯單元eCell的顆粒結 1 X! E+ ]$ b1 W* c
構上和周邊的資源配置上做了重大改進。 $ ^4 b) _0 q$ [3 h
[attach]6418[/attach]! T" h9 V) Z# t" |
eASIC改良了查找表（LUT）的結構以進一步提供速度、降低功耗。摒棄了原有基於SRAM的查找表LUT結 ! C8 \( E0 z, O構，改用可編程過孔Via接地或者接Vcc來替代SRAM的輸出。此外，還省去了LUT第一級的開關晶體管， + ~# E" }% j3 @如圖所示。因此省掉了大量的晶體管。大大降低了靜態洩漏，提高了開關速度，使效率達到了最高。在同樣的 9 C4 n: V8 a7 G3 ?. r工藝水平中，洩漏可以減少12%，速度提高17%，面積減少40%。與前一代90nm產品相比，靜態洩漏減 ( }% Z5 M' w' C, L. s少了50%，動態功耗降低70%，延遲縮短了45%。此外，通過過孔編程，切斷芯片內部閒置的單元和存儲器 5 x& Y0 @" I- W- c
的供電，還採取時鐘選通控制睡眠模式、動態功率管理。 Nextreme-2與最新工藝的FPGA相比，由於結合了三重氧 0 s( [' r' r4 T4 p9 f
化層晶體管、45nm低功耗工藝和eASIC專利的功率管理結構， Nextreme-2的功耗可以降低80%以上。 & U8 L9 @7 Z* v1 @4 _. ENextreme-2系列還嵌入了硬IP Core，包含多達56條MGIO （多G比特輸入輸出口）。每條IO都能工作在 6 \ w3 [7 F0 X" k* h6.5Gbps，總計提供364Gbps帶寬。在高性能網絡應用中，如交換機、路由器、流量管理、城域網傳輸設備 v0 i) `! J/ P& h4 B
和移動回程設備，由於具備MGIO （多G比特輸入輸出口），Nextreme-2將成為FPGAs和ASICs之外最 8 Z/ p8 m4 f, W8 u) u1 W) A V佳的選擇。作者: jerryyao 時間: 2009-3-11 09:53 AM
大陸用語，看不懂， ICKELL有點隨便喔，這樣子不太有興趣看下去。作者: ICKELL 時間: 2009-3-11 01:03 PM
Maskless Lithography – NRE-free Alternative for Deep-submicron ASICs ! F+ s" _# P; l" O K: V- W eASIC’s innovative use of LUT-based logic programming combined with single via layer customizable routing makes its technology an ideal candidate for maskless lithography using Direct-Write eBeam customization. Because all of the interconnect customization is performed on a single via layer (Via 6), routing customization can be performed efficiently by eBeam, eliminating the need for costly lithography masks. & x! A9 A0 t+ F( p' T # `& n, Z' m9 [/ Y Using eBeam with eASIC technology: Customer Advantages ! e6 y3 B5 s' h9 W( |8 n
" x, G5 k4 l6 e% q8 uEliminate mask costs – NO NRE 4 B* [5 p5 ?& w, t% EAllow multiple projects on the same wafer 5 r& _; z8 s% u- s F+ J
o No minimum-volume required # H$ T/ w, s" e% ]( R7 ]! O2 q
Eliminate days of mask creation time 2 D/ r8 {# Q/ q: T3 J' ^Cut time and cost – Via–only customization proceeds at 10x the speed : g5 e- c$ y. Y- gRely on proven maskless technology ' G- E4 W& a) d/ E% ^" o
o Available from multiple vendors: ST, Toshiba, UMC, and more作者: russell 時間: 2009-4-29 09:01 AM
原來eASIC的代理商是亞矽!; a. h V7 ?0 \2 ~' ~, R9 h
; |( G7 W) c5 d1 c7 E
希望您們會有可程式IC的銷售經驗,殺出一條血路~~ * w. b) Z8 R! w& v2 \ 5 n0 v" }0 \" t, v/ Q產品不錯! 通路商還是非常重要的!
