Chip123 科技應用創新平台

標題: Verilog電路編碼的問題 [打印本頁]
作者: i543421    時間: 2009-1-7 06:59 PM
標題: Verilog電路編碼的問題
各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。
5 U( E1 g) e" X. N
2 W$ e" H4 x6 N$ a1 w5 E1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree9 S6 v4 n/ g7 _3 r
( G3 U3 \: e. N" n9 c
2)A 16-bit Ladner-Fischer adder.
作者: masonchung    時間: 2009-1-7 08:29 PM
應該先知道這兩種電路的實際架構 才能用 verilog coding 出來
! D  y4 J: J1 O' c
/ ^8 B; R# c6 K, d* E7 {  D. y! A' e[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]
作者: johndoedie    時間: 2009-2-3 10:45 AM
標題: 建議先去圖書館找書
先了解實際電路才有辦法實現
# P! X2 s6 K" n0 C( V8 O. ], m
推薦以下兩本+ E2 z( k& C7 A5 B) E, e( q
! N& S; Y' G( j8 r0 `1 c3 W
Computer Arithmetic: Algorithms and Hardware Designs   S# Q& _" X4 M6 k
by Behtooz Parhami - [- h6 l) H6 G5 K& l, L% I
0 A: Y! f) |/ G7 w
Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
9 _$ W8 [% Y5 l: ^4 Z by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2