Chip123 科技應用創新平台

標題: 有關DNW中的NMOS問題 [打印本頁]
作者: bluecolin    時間: 2008-12-31 04:40 PM
標題: 有關DNW中的NMOS問題
各位大大您好
( G) j; M+ p* s* s' c
: g5 T: ?  R9 k小弟最近在密集的進行碩論layout的工作  使用的製程為tsmc018 RF mixed signal$ b* n) y6 y) q8 G" ^
而在設計電路時  之前為了降低body effect  有將數顆nmos的body與source接在一起
* a: q) M2 E$ X6 q+ E2 ]+ U
" b$ p$ ]! g  E在layout的時候  就使用了nwell包著DNW 中間留下RW(在DNW中的pwell)  然後在RW中畫nmos這樣的方式來完成
! t, f& r& Z. O9 O/ _' zDRC沒有問題  但是LVS時  就出現了這幾顆mos 的錯誤  錯誤名稱是 "bad component subtype"
& C  E9 N3 K" t7 C3 \意義應該是我的nmos畫在不正確的圖層上
6 C9 M6 A% j) Q  b" z& n) d( l3 k5 [" d* A2 \. P
請問各位大大有沒有人畫過nmos的body接source的設計?  或是有用過DNW畫nmos知道該如何解決上述問題??# V' B+ O% Q/ l4 v
不知道解決的方式  是要修改HSPICE上的model  還是要在layout上面多加圖層或是作如何的變更?" K4 U$ V& K& }9 m
2 u( h6 e$ c4 R5 c1 W0 {! |
希望各位大大可以不吝賜教  並在此預祝各位新年快樂  在新的一年萬事如意!!!
/ o3 V# W: B) H: W0 y" d* b
* S: Z4 U* g! u5 `2 V[ 本帖最後由 bluecolin 於 2008-12-31 04:44 PM 編輯 ]
作者: alab307    時間: 2008-12-31 07:13 PM
在DNW中的NMOS是不是名稱不一樣呢?
7 C/ T) w$ s! m9 [0 f. JModel應該也不一樣吧!
作者: caesarxl    時間: 2009-1-1 12:17 AM
还是普通的nmos，只是衬底与被隔开了，这样才能接非地的电位。
4 V6 E& o* P0 y, S不过有也有可能人为的把它分成2种device。
" G, Y( }4 |/ X  X: n8 i8 ~不是lvs command file错就是netlist错。楼主可以仔细查询一下，看看报告中是怎样写的，到底版图抽取出来叫什么名字，netlist中又叫什么名字。8 Z2 n; d4 j0 C9 F! G4 ?2 u$ C
不过tsmc设计文件等等应该很成熟，所以应该有正确的解决方案，建议楼主还是去咨询一下，这样最快最准确。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2