Chip123 科技應用創新平台

標題: 針對IEC6100-4-2的on-chip ESD 保護設計 [打印本頁]
作者: ritafung    時間: 2008-12-30 03:56 PM
標題: 針對IEC6100-4-2的on-chip ESD 保護設計
請問如果我的IC本身已經達到HBM +/-4kV的要求,但是當客戶在system level上打ESD的時候IC內部的電路有部份電晶體被打壞,那麼我還可以做什麼?
% u0 |$ v& A5 L$ l8 t/ A有沒有針對IEC 61000-4-2 的on-chip ESD 保護設計? ' G" G+ f3 ^9 A
我個人認為當IC 啟動的時候,所有ESD Clamp 和ESD diode 是完全在關閉的狀態,所以即使hbm過了+/-4kV,system-level亦不一定過+/-15kV
' p) k7 X, h8 f* A. U4 c% {* [/ C我的想法正確嘛?' i+ W) Z$ S4 W5 s6 Q. d
謝謝....
作者: ritafung    時間: 2009-1-10 12:40 AM
好像沒有人遇到這個問題.....5 ^& I) Z7 u( t, i
這兒有沒有人負責IC ESD 設計?
作者: flypigduncan    時間: 2009-1-17 10:54 AM
System-Level是說沒有機殼的搭配嗎
$ R/ I2 z, S5 E5 k/ f" F# P6 z目前這樣的問題+/-15KV也是diode的設計基本值了) L0 E/ F* i' S( E  j5 u1 h; R
所以越好的diode啟動保護越快效果越佳, S7 G: V. Z* v- o8 U7 s
但因為是limit值所以會有穩定的誤差值; i% M+ D  j9 m3 n
大部分要搭配機構去防護
作者: ritafung    時間: 2009-1-19 03:09 PM
是呀, 沒有機殼的搭配, 只是加上一些PCB的external component,我們的客戶說打ESD GUN 是把我們的IC被打死,要求我們改善.7 R- _+ t! O' f0 ]6 A
請問你所說的didoe 是IC PAD 內的diode,還是IC 外的TVS DIODE?( p9 A3 ]2 a" ?7 P; V/ ]6 v
客戶不用TVS
作者: jian1712    時間: 2009-1-20 04:04 PM
原帖由 ritafung 於 2008-12-30 15:56 發表 1 T' d, A6 A: U7 D  A7 k
請問如果我的IC本身已經達到HBM +/-4kV的要求,但是當客戶在system level上打ESD的時候IC內部的電路有部份電晶體被打壞,那麼我還可以做什麼?: y7 g) y- f. A* P- M
有沒有針對IEC 61000-4-2 的on-chip ESD 保護設計?
3 A* t% f* l- b2 J3 U, W4 E' O我個人認為當IC 啟動 ...
# t9 I, j% H- m/ f  k0 Q
  J# o5 y8 P; r/ V7 D
我有过这方面的经验，我们的片子hbm-6k没有问题，system level 15k也没有问题，外部没有加任何的钳卫器件。不知道你的片子里面用什么样的结构，不要用gcnmos，ggnmos可以用但是目前看来效果不太好，scr的效果很好
作者: ritafung    時間: 2009-1-20 06:56 PM
請問你有沒有做一些ESD detection 的circuit? 我們做的是mix-signal, 很多時候打system level 是IC 當機.. 我可以做些什麼? 我的片子那麼好... 我們的有~100根pin,要達到4kV已經是很好了
- \$ ?2 T; k9 m0 d1 U0 oESD protection 則用PNDIO + RC-GTNMOS
作者: semico_ljj    時間: 2009-1-20 09:08 PM
"ESD protection 則用PNDIO + RC-GTNMOS",这个是不是代工厂提供的标准IO？
作者: semico_ljj    時間: 2009-1-20 09:10 PM
SCR是不错，但是几乎所有代工厂不推荐，也不提供，LatchUp可能是主要问题。SCR研究的很多，主流量产产品好像不多见。
作者: jian1712    時間: 2009-1-21 11:42 AM
原帖由 ritafung 於 2009-1-20 18:56 發表 & Y' L5 ?( m* T! v
請問你有沒有做一些ESD detection 的circuit? 我們做的是mix-signal, 很多時候打system level 是IC 當機.. 我可以做些什麼? 我的片子那麼好... 我們的有~100根pin,要達到4kV已經是很好了/ U2 f/ q# C: ^( O% O
ESD protection 則用PNDIO  ...

4 V( `' e6 C) ?9 }  p: q我们的pin比较少，没有像你们的那么多，不过那个成功的片子用的是scr结构(完全利用其击穿机制，没有加任何的detection circuit)，是自己做的，代工厂没有提供相应的参考结构，现在已经量产，也做过相应的latch-up实验，并且pass.不知道兄弟用的什么样的结构，可否详细的描述一下，如果可以，我愿意尽自己的微薄之力的。
作者: ritafung    時間: 2009-1-21 11:53 AM
原帖由 semico_ljj 於 2009-1-20 09:08 PM 發表 0 B) K1 L0 F2 s8 o. L6 z
"ESD protection 則用PNDIO + RC-GTNMOS",这个是不是代工厂提供的标准IO？
( N/ \1 Y- c+ k, I
這是代工廠的建議) k. v4 `. f& E! [) }
而我們則覺得它是最省空間, 我們的ESD design 全是custom 的, 沒有用代工廠的標準IO library
作者: ritafung    時間: 2009-1-21 12:02 PM
原帖由 semico_ljj 於 2009-1-20 09:10 PM 發表 2 w( i8 F8 q( O1 H3 H! ~; ^
SCR是不错，但是几乎所有代工厂不推荐，也不提供，LatchUp可能是主要问题。SCR研究的很多，主流量产产品好像不多见。

, j8 t9 b& O. u+ d; {1 |SCR放電的能力是非常好,但它對Process的variation亦非常敏感,所以我們都不會用..大家亦不希望量產時有任何失誤而賠錢...做研究就好,用在產品就免了
$ `# W  @' E7 l- N& j. O但我聽說大陸有很多的設計是用SCR的
作者: semico_ljj    時間: 2009-1-21 01:30 PM
SCR也试着做过，HBM效果很好的，但是不敢推广！呵呵，“Process的variation亦非常敏感”，想挑战8KV以上的可以尝试
/ L; L" j; ^8 }5 B9 j' h/ z+ g# k+ h) Z; j% J: n0 h3 y
[ 本帖最後由 semico_ljj 於 2009-1-21 01:40 PM 編輯 ]
作者: jian1712    時間: 2009-1-21 04:45 PM
关于芯片级的esd，我们同一个片子做过ggmos/gcmos/scr三种结构，也有过相应的验证，HBM8k没有问题，但是拿到系统级上面，ggmos/gcmos无法满足客户的15k要求，只有scr结构能够ass,而且我们选的工艺比较稳定，所以选用了scr。个人感觉，pass15k,常规的esd结构很难，其中gcmos的结果最弱（有实验证明的），ggmos居中，scr最好，关于PNDIO + RC-GTNMOS，我没有用过，但是根据别的项目的经验，貌似想pass+/-15k很难
作者: semico_ljj    時間: 2009-1-21 08:38 PM
代工厂普遍采用“PNDIO + RC-GTNMOS”，不知为什么？当然还有只用Diode的。是不是这种结构最成熟稳定。
4 e2 G( k* {6 O" Z7 U- s1 l8 y* J“gcmos的结果最弱”倒是不清楚，觉得gcmos开启速度比ggmos快，应该比ggmos更好才是啊。SCR当然是最好的!2 n) U% `4 P$ I* Z! @
pass 15K 是什么标准要求这么高啊，以前没做过。
作者: ritafung    時間: 2009-1-22 11:02 AM
原帖由 semico_ljj 於 2009-1-21 08:38 PM 發表 ) N: ^; e, X3 V6 o0 Y' D7 o: W
代工厂普遍采用“PNDIO + RC-GTNMOS”，不知为什么？当然还有只用Diode的。是不是这种结构最成熟稳定。8 b1 c7 g9 V+ k$ p
“gcmos的结果最弱”倒是不清楚，觉得gcmos开&#2155 ...

' H$ M. m' P: s9 }0 J如果只用diode而沒有其他的power clamp, 那麼在打VDD PS mode 就需要透過diode 的reverse breakdown, 這樣的話ESD的抵抗能力一定會只有幾百伏左右., z+ @  a" m% U1 }3 f$ q" X9 A
6 J& U0 m, D3 s9 h: ^
15k 是IEC61000-4-2是system 上的ESD 要求2 m1 j$ p2 r& g
Air discharge 一般要+-15kV4 Z! k, A3 {/ k" r! x- X8 y
Contact discharge 一般要+-8kV6 ~% B& y3 v0 J0 `, z! {$ g
這個跟JEDEC/ESDA 的HBM standard 是完全不同
  \! A9 ~. x6 C/ |
" L8 c9 b: b' C1 L) J9 J# _, }. J4 I[ 本帖最後由 ritafung 於 2009-1-22 11:06 AM 編輯 ]
作者: semico_ljj    時間: 2009-1-22 11:17 AM
標題: 回復 15# 的帖子
"如果只用diode而沒有其他的power clamp, 那麼在打VDD PS mode 就需要透過diode 的reverse breakdown, 這樣的話ESD的抵抗能力一定會只有幾百伏左右."这句话有误！实践证明，foundry提供的只有DIODE的标准IO，可以通过至少2KV∼3KV以上！到了亚微米的工艺，厂商就是推荐直接采用Diode的ESD保护。' _- e' {3 D4 t4 ?( N7 [1 l
Diode到底好还是不好，大家可以进一步讨论。
作者: ritafung    時間: 2009-1-22 01:30 PM
標題: 回復 16# 的帖子
那就奇怪了0 D/ W6 Y9 ]9 F6 J3 L
我對標準IO 的了解不是很多,所以不知道它除了diode以外還有沒有其他的配套( E7 R! p- `3 W) g
Foundry給我們的ESD design rules都有提到,如果I/O 用diode 的話,一定要有power-clamp+ c, @* o) M8 l" `
而在我們的產品內,power clamp 的設計就是GTNMOS; d, H0 q: }, c1 Y/ N
4 g: c  d) I4 y% V# W
[ 本帖最後由 ritafung 於 2009-1-22 01:42 PM 編輯 ]
作者: ritafung    時間: 2009-1-22 01:40 PM
標題: 回復 13# 的帖子
你的GCNMOS的電阻有沒有調效不同的電阻值?! u2 G4 i& {5 l0 I# C
我們通常會先做一些test key,然後用TLP測試它的I-V curve而選出最小面積和最高It2值的T/K 來設計產品的ESD 保護電路
8 n0 t) g$ H! L& {如果沒有TLP,可直接用MKII機台打ESD
作者: jian1712    時間: 2009-2-3 03:43 PM
原帖由 ritafung 於 2009-1-22 13:40 發表 3 x; p6 u0 }" F$ ?# r3 F0 l
你的GCNMOS的電阻有沒有調效不同的電阻值?9 i6 h8 O' t, H1 H# f! q
我們通常會先做一些test key,然後用TLP測試它的I-V curve而選出最小面積和最高It2值的T/K 來設計產品的ESD 保護電路
* Z; r( ?! v# K+ [" C5 g如果沒有TLP,可直接用MKII機台打ESD
* i; f& ^+ K3 [2 c: B9 {# c/ F
有调过的，在芯片级8k没有问题的，但是系统级就不行了。我们没有做TLP，自己倒是做了ESD TEST
作者: Yardala    時間: 2010-11-29 06:48 PM
System level ESD 與 Chip level ESD 是兩個完全不同的規範，Syetem ESD 也是模擬 Humam body model ，但是放電能量要比 Chip HBM 大了約 5.6 倍 ( 儲能電容不同，限流電阻不同 )，所以 Chip 要直接承受System ESD 的 15 KV，可說是難上加難，一般系統會用一些方法把能量導走，不要讓 ESD 進到 IC，或是加分立式保護元件，才可能過的了15KV。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2