Chip123 科技應用創新平台

標題: 請問一下，layout的方式 [打印本頁]
作者: ynru12    時間: 2008-12-26 12:07 PM
標題: 請問一下，layout的方式
小弟前陣子換了家公司，發覺所有的layout觀念都變得不同了) a1 ~1 a2 Q$ x5 f5 z, _  S
像現在的要求就是你面積要夠小，然後拉線的感覺就是只要拉對 lvs 過就好
( G6 {' e: \0 i2 b) g6 Mmos上面，可以直接飛越過去，不管是類比及數位的，像這樣子的layout方式
: a0 O2 U' F# q+ @! z/ ~7 r2 }7 d' W對於電路的特性那些會受到影響嗎???.5 .18的製程
! R5 ~; P3 G: K" p
作者: hlbecky    時間: 2008-12-26 12:49 PM
你那是针对Memory的Layout吧，Analog的话性能还是比较注重的！
作者: ynru12    時間: 2008-12-26 01:46 PM
沒有呢，我畫過的adc及osc也是這樣子
作者: motofatfat    時間: 2008-12-29 09:24 AM
不管是黑貓白貓0 z: U' r" |3 U# C; K$ y" W
會抓老鼠就是好貓
# I$ H! t" O$ R不管值拉橫拉
" [4 {9 {  j$ u9 g7 {' I能 work 就是好layout
作者: ritafung    時間: 2008-12-29 05:32 PM
要留意一些比較noisy 的signal / power是不是走過一些較脆弱的analog block上8 r8 ^7 K% o- R7 ^! o) I
隨便畫的話,analog有問題的話便很難debug和驗證了! K3 `6 d3 A) T- c- I" x2 |
畫layout前最好問清楚designer那一些signal是雖要特別的shielding功夫
作者: ynru12    時間: 2008-12-30 11:27 AM
我的上司，只要求最小，不要浪費空間，只要小不浪費空間) a: j$ q  q) A$ M: H
mos上面，我看過滿多前輩畫的，都是跑滿線的!!!' `& f& O4 T1 A* ~% ]6 |
所以現在我越做越迷思了，像這樣子的話，是不是就不用考慮到電路的效果了??
3 I- p& _# P% X只要mos該match的有到，其他拉線跑線的話，拉對就好???
- x8 k- i, M( S( e如果是這樣子的話，那年資就有用嗎??
/ L7 j; O* d( ]
$ p4 N' ?: k6 B9 t  H* Y[ 本帖最後由 ynru12 於 2008-12-30 11:30 AM 編輯 ]
作者: ritafung    時間: 2008-12-30 04:04 PM
我想是不同公司有不同的要求,可能它們的設計要求不太嚴謹
4 ]: F0 h7 t3 [# G5 l4 C0 ^如果他們只要LVS match,那麼年資和學歷也不重要了...
" U* H) O- Y& }, v1 J! u/ ]請問貴公司是做什麼產品呢?
作者: cindyc    時間: 2008-12-30 04:16 PM
原帖由 motofatfat 於 2008-12-29 09:24 AM 發表
5 u% E' n1 R0 z/ B8 d9 h, o+ \" R- N不管是黑貓白貓- G. T( o4 C. R' E& C
會抓老鼠就是好貓
& n" g) V  O7 c0 i不管值拉橫拉$ R& [6 }- r5 Z# V# J
能 work 就是好layout

6 W5 {- D: u4 F- Q- p& h# [3 n# @  I( s
我上個主管也這麼說過呢
1 F+ J' u) K# A+ c% e( b" _. d7 D$ _所以儘管當初我畫的不夠好' |4 X% _- J3 A8 {9 S1 q' ^
他說能賺錢就是good job
作者: ynru12    時間: 2008-12-30 04:57 PM
如果只要可以工作的話
; U# D# r9 j1 U; }# [0 V但是效果很差，這樣子也算是好嗎??) _" X7 Q, n& S, o  T
公司做的東西滿多的，有一些產品的控制
% D, u0 u+ P' d2 |, w$ [1 l7 z製程大約在.5~.18之間
作者: ritafung    時間: 2008-12-30 06:40 PM
標題: 回復 8# 的帖子
這樣我相信'賺錢'只可以維持短時間... 長遠來說, 對公司一點的益處都沒有
作者: ynru12    時間: 2008-12-31 12:28 AM
標題: 回復 7# 的帖子
是滿廣大的，有影響、音效、鍵盤、會跳舞的狗、微波爐內部的某塊
作者: crystal_blue    時間: 2009-1-3 12:51 PM
MOS上能不能跨線
& g0 ]4 c; h+ Y. p7 o8 e+ y" X9 ]. O5 D
目前以我目前所知的~~是依製程跟產品上來
0 Y' y( Z: `' F* L" b. e
4 a. A3 b, X+ _: |( D0 U! i做區別~~一般高頻系列的產品對於MOS的特
2 _% [; l% X  a" ?0 z( [4 Z
: s$ l( ]5 k4 n5 m' u  i性比較要求~所以除了MOS MATCH之外也會
  ~9 \0 [/ N$ |: s7 b
9 q4 _% Q( C) t! `+ L% f$ ]" Z! ]7 \對連線上做出一定的規範，低頻的產品就沒那# [% n; U& ]) y6 `+ R4 X

% M0 n) X* w  A4 Y8 j' a麼考究了
作者: yingruye    時間: 2009-6-19 04:12 PM
這問題我也碰過
* Q% T" Q, L+ B7 B2 v& N. f看主管想法/ O" L9 T$ s, D4 L) \" @
也些會考慮很多製程特性一堆問題
' y9 ^/ o3 U( Q$ O! v* L* \3 c有些就你只要在時間內畫好管你畫的怎樣
5 z$ k5 I& d' {5 W3 b$ S- W只要LVS過就OK( W4 c: W8 q1 u$ c/ G
所以我也看過很多離譜畫法
作者: trustrain    時間: 2009-6-20 12:59 AM
我看前輩lay的很多也都蠻神奇的
6 A1 Y& Q; T4 K5 jMOS方向不同、沒guardring、或者guardring沒接power* G: w; u  J% v( b
...via越多越好，結果也都只打一顆，整個block就是亂...
- B" h" ?1 Z6 U8 Q7 s' ?但是...能work
作者: 592gigi    時間: 2010-5-21 11:59 AM
能work就是好芯片，哈哈
作者: shangyi    時間: 2010-5-21 06:58 PM
話說....7 G5 {4 P- F' D
曾經有人看過某家公司的layout' M" R5 J; W6 V( C: W& U
就決定不會買使用那家晶片的產品了
作者: jacky_123    時間: 2010-5-24 11:16 AM
能賣就是對的~~~~~~~~~~~~~~~~~~€
作者: bernie820    時間: 2010-5-28 04:50 PM
真假??
; |( L5 q4 O* I9 [& Z1 N4 X' b) C7 J5 _. S; x+ S+ n. X( D
光聽到飛過mos我就嚇到說!!呵
作者: Nancy_Yeh    時間: 2010-6-2 11:19 AM
有些上司根本就沒觀念及概念! q* @7 Y  @$ O+ p: B0 W7 w1 B
只要求面積小時間內做完
" E. J7 o; a4 G4 ULVS及DRC   OK!就好0 h- j- ^; U! M3 R7 R- O
所以一開始不能適應
* J$ j( y; J$ [. z+ [' `  [能WORK就沒事
- i8 r+ k  w2 C8 s; }- m8 E4 d/ l但如果不能WORK說不定就推到LAYOUT身上5 R% M  k! C% p, f$ f! e
就會說怎畫成這樣等等~~~~
作者: u9513349    時間: 2010-6-8 08:06 PM
多一分常識囉！！
0 O1 F! w8 g, g( o7 g% U% \
1 j, T$ n( ^7 |  D2 Q: y& X& W  w感謝各位的討論阿！！！
作者: chone1205    時間: 2010-6-10 11:17 PM
可不可以跨線3 g: M* a- j9 e) G4 [( `5 _
也是需要看MOS 電路特性囉" }+ z( n% }9 W
如果很重要的訊號 當然不能跨越
作者: zhiyong.gao    時間: 2010-7-29 11:27 AM
太神奇了，这样也能work?不可思议，这是违反规则的
作者: niki.wu    時間: 2010-10-5 05:36 PM
主要還是要看是lay什麼樣的電路吧!有些device可跨,有些則不行!
' b" i* K8 X  W; T: x重要的訊號線當然不行,如果是LOW power & 高頻的產品,就要更
+ P0 Q$ ]' [  X3 U注意了!寄生的RC,有可能就會讓IC不work了
作者: langrange    時間: 2010-10-5 07:23 PM
我現在也是，MOS上全是互連線，沒辦法。。給定的版圖面積太小了，就這麼畫還差點沒畫進去。
- c  k8 ], s' H7 Z0 P2 N我自己都覺得我這次的layout肯定會失敗
作者: alex6551    時間: 2010-10-14 03:56 PM
基本上layout畫好後都要再給designer跑模擬，看來你們公司的定向是要求先做小再要求品質，再如何都是你的上司，他講的永遠都是對的，你只要照做就好了。
作者: minnie0606    時間: 2010-10-15 11:21 AM
我市覺得和產品ㄉ頻率有關~如果速度不快ㄉ話~當然是lvs ok即可~如果速度快~要考慮ㄉ~像match之類ㄉ~
作者: milo_li    時間: 2010-11-12 11:24 AM
回復 19# Nancy_Yeh $ f9 Y) z* C* `

* U  m/ m6 w& {7 X+ t
( X1 k; q! ]9 N' }% M, J    顶你，真的，出事就退到Layout ，晕死啊
作者: 瓦片小屋    時間: 2011-1-20 04:11 PM
个人观点：一般的都还好啦，除非有些ANALOG的模块要求比较高，才不允许跨线（这个可以问一下RD
' G: Q; ~; x+ C# v,看他们这个模块的重要程度了），其他的都还好，影响是会有的，不过应该不大吧，
作者: wkh7788    時間: 2011-1-27 12:38 PM
關於這方面，先跟RD溝通，看那些線他比較要求，不然一般數位的block還是會跑線在mos上繞來繞去，analog就比較少會這樣做。
作者: nty42ntm    時間: 2011-1-28 01:35 PM
可能公司省cost，其他的就...
2 R3 i/ \. d" j7 q6 ]0 h2 a, @每間的考量不同。
作者: tlhuang168    時間: 2011-2-24 06:45 PM
不管你什麼layout橫的直的或上下跨越都可以,我layout過多顆0.18um的手機RF analog電路,
& U8 [. o& o+ x# \' w7 Edrc和lvs都ok,產品也work,還不是賣的嚇嚇叫
作者: GU    時間: 2011-3-27 12:44 AM
如果不在MOS上跑線，相對面積也會變大
2 w0 h9 P1 {3 s- i) ?9 @2 V這是不是也會使工作速度降低??$ u. X7 [9 Y# q, D6 y
類比電路是要MOS上不要被跑線還是訊號線(MT)不要跑線經過??
作者: ivor999    時間: 2011-4-1 11:22 AM
很多layout上的不成文規定都是為了彌補製程上的不足,隨著process進步也替layout省了許多麻煩.
- @, b6 J) `$ Q4 D% j0 b反而是ESD & latchup 問題則因製程越來越小而更顯得嚴重.基本上你的IC毛利夠高.你就認真點多花點時間和chip size.如果只有十幾二十%.甚至不到.那.........能省則省吧..........
作者: 吳龢峻    時間: 2011-4-1 04:37 PM
要看電路的Function為何? 能把電路做小也是layout engineer 的能力之一.



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2