Chip123 科技應用創新平台

標題: 請問一下，layout的方式 [打印本頁]
作者: ynru12    時間: 2008-12-26 12:07 PM
標題: 請問一下，layout的方式
小弟前陣子換了家公司，發覺所有的layout觀念都變得不同了& n  v% e. [$ I$ G, c
像現在的要求就是你面積要夠小，然後拉線的感覺就是只要拉對 lvs 過就好
. w. {! N% p; \2 Y; j, tmos上面，可以直接飛越過去，不管是類比及數位的，像這樣子的layout方式
8 B" ?7 l- m7 r0 \8 a對於電路的特性那些會受到影響嗎???.5 .18的製程
& S$ t) A  A5 V' ]$ p
作者: hlbecky    時間: 2008-12-26 12:49 PM
你那是针对Memory的Layout吧，Analog的话性能还是比较注重的！
作者: ynru12    時間: 2008-12-26 01:46 PM
沒有呢，我畫過的adc及osc也是這樣子
作者: motofatfat    時間: 2008-12-29 09:24 AM
不管是黑貓白貓
/ F, U+ i9 K2 L/ T) p 會抓老鼠就是好貓; g, a9 p' f8 z; \$ T1 \2 O( z
不管值拉橫拉2 ^2 R5 W* `$ ~" }" \0 t4 T
能 work 就是好layout
作者: ritafung    時間: 2008-12-29 05:32 PM
要留意一些比較noisy 的signal / power是不是走過一些較脆弱的analog block上' |( ?' C# x. s( H# B/ S" i6 O" p
隨便畫的話,analog有問題的話便很難debug和驗證了
: K1 a5 \7 |" x# ^畫layout前最好問清楚designer那一些signal是雖要特別的shielding功夫
作者: ynru12    時間: 2008-12-30 11:27 AM
我的上司，只要求最小，不要浪費空間，只要小不浪費空間+ W* \3 @# G3 B: o
mos上面，我看過滿多前輩畫的，都是跑滿線的!!!3 R. b, ?4 k$ R: ]/ g) X
所以現在我越做越迷思了，像這樣子的話，是不是就不用考慮到電路的效果了??) t" b- j1 \6 n) P5 v. M
只要mos該match的有到，其他拉線跑線的話，拉對就好???8 N3 j; e! F: T" \
如果是這樣子的話，那年資就有用嗎??6 U+ [9 d3 {# [6 G2 [5 T+ r% \9 s

* S- G# m% t0 w; E[ 本帖最後由 ynru12 於 2008-12-30 11:30 AM 編輯 ]
作者: ritafung    時間: 2008-12-30 04:04 PM
我想是不同公司有不同的要求,可能它們的設計要求不太嚴謹& n6 U* H. n9 [5 }5 g3 k4 z; i, e
如果他們只要LVS match,那麼年資和學歷也不重要了...* t" c4 n7 i- d2 K5 L# Z
請問貴公司是做什麼產品呢?
作者: cindyc    時間: 2008-12-30 04:16 PM
原帖由 motofatfat 於 2008-12-29 09:24 AM 發表 : |# \) F* \1 k. I* [4 N
不管是黑貓白貓
, V% j. ?1 m  ^0 W- x4 I$ _ 會抓老鼠就是好貓, H$ s# R3 v$ f2 z1 ?; s
不管值拉橫拉
5 M. O* s  `; K" G+ L4 V7 |: |# J能 work 就是好layout

: `5 |( f- _0 w, D+ C$ {+ b. {  Y5 _3 I- L
我上個主管也這麼說過呢
( h) ?6 \) l. W% I  v所以儘管當初我畫的不夠好$ N3 }9 x2 y) \- V  k9 G
他說能賺錢就是good job
作者: ynru12    時間: 2008-12-30 04:57 PM
如果只要可以工作的話) R  @. f) @  r( g6 K/ U9 t' |
但是效果很差，這樣子也算是好嗎??/ n3 j( ?& G; {5 p. N4 X
公司做的東西滿多的，有一些產品的控制
: ^/ J6 g+ w) {$ P& z製程大約在.5~.18之間
作者: ritafung    時間: 2008-12-30 06:40 PM
標題: 回復 8# 的帖子
這樣我相信'賺錢'只可以維持短時間... 長遠來說, 對公司一點的益處都沒有
作者: ynru12    時間: 2008-12-31 12:28 AM
標題: 回復 7# 的帖子
是滿廣大的，有影響、音效、鍵盤、會跳舞的狗、微波爐內部的某塊
作者: crystal_blue    時間: 2009-1-3 12:51 PM
MOS上能不能跨線
4 z% x( v8 V2 k# E+ F, w! K$ O  E1 G. F4 z- }8 l7 i: ]
目前以我目前所知的~~是依製程跟產品上來7 ?7 B( I0 ^- R: j( i

4 O& X4 K$ p4 }# r! K+ t, ?做區別~~一般高頻系列的產品對於MOS的特9 B3 G' T- r. M5 k8 Z- m( c8 K& {: z

$ b% u! t5 y7 S: G  r% n1 W/ [5 H+ h性比較要求~所以除了MOS MATCH之外也會7 c8 P5 O8 `4 m

; d; x+ z  J, a" H3 Q- I7 B1 t3 h& @對連線上做出一定的規範，低頻的產品就沒那6 l! ?4 X$ ~; x( n) r
- }4 D# H8 O) J! o  m' {1 }
麼考究了
作者: yingruye    時間: 2009-6-19 04:12 PM
這問題我也碰過
& c$ d# Q) S  }& `! X5 u! Q看主管想法% h6 R! G, W* M, F8 g* P) @& ?* ~
也些會考慮很多製程特性一堆問題
/ N0 V% ^# l2 V有些就你只要在時間內畫好管你畫的怎樣
  R/ z( X; L$ H- g! N" }) |( g只要LVS過就OK
6 e- [# ^$ x  \所以我也看過很多離譜畫法
作者: trustrain    時間: 2009-6-20 12:59 AM
我看前輩lay的很多也都蠻神奇的
) h4 l' k7 K6 O' I$ p1 M$ OMOS方向不同、沒guardring、或者guardring沒接power
( V2 y$ `3 p9 [/ q...via越多越好，結果也都只打一顆，整個block就是亂...7 ?+ U3 l, A( F% t, x2 n: P
但是...能work
作者: 592gigi    時間: 2010-5-21 11:59 AM
能work就是好芯片，哈哈
作者: shangyi    時間: 2010-5-21 06:58 PM
話說....
) v& i. I0 [# ^+ T0 ?" E% M曾經有人看過某家公司的layout
$ g. R. W, z% R; p- J就決定不會買使用那家晶片的產品了
作者: jacky_123    時間: 2010-5-24 11:16 AM
能賣就是對的~~~~~~~~~~~~~~~~~~€
作者: bernie820    時間: 2010-5-28 04:50 PM
真假??' k/ w4 X& `0 [; G0 `
# X, @3 m  L' B& T  ?; I; O: l3 s1 @
光聽到飛過mos我就嚇到說!!呵
作者: Nancy_Yeh    時間: 2010-6-2 11:19 AM
有些上司根本就沒觀念及概念
0 ]* d+ k! }( K: e4 m# I# L- m; B+ O' w只要求面積小時間內做完
# X# v5 w: Q" j9 F4 ]LVS及DRC   OK!就好
; H  G. q5 s, O1 x" k所以一開始不能適應
  W/ U" g1 r5 n% V能WORK就沒事
) v9 B/ y+ k* k但如果不能WORK說不定就推到LAYOUT身上
) _* ~9 W/ V8 A8 W3 k就會說怎畫成這樣等等~~~~
作者: u9513349    時間: 2010-6-8 08:06 PM
多一分常識囉！！. x4 u. }& b& Y& _3 ^3 H. ^. m+ b  N
$ f6 q5 @* S; v+ \
感謝各位的討論阿！！！
作者: chone1205    時間: 2010-6-10 11:17 PM
可不可以跨線8 Y' s( r7 \' l5 h2 _( f$ r6 Y# \
也是需要看MOS 電路特性囉" e2 l  }+ B: y. L- U- z+ f$ T
如果很重要的訊號 當然不能跨越
作者: zhiyong.gao    時間: 2010-7-29 11:27 AM
太神奇了，这样也能work?不可思议，这是违反规则的
作者: niki.wu    時間: 2010-10-5 05:36 PM
主要還是要看是lay什麼樣的電路吧!有些device可跨,有些則不行!0 X+ z2 z. ~. D4 n3 ~
重要的訊號線當然不行,如果是LOW power & 高頻的產品,就要更
/ E( q; `6 a  q# N) L# u注意了!寄生的RC,有可能就會讓IC不work了
作者: langrange    時間: 2010-10-5 07:23 PM
我現在也是，MOS上全是互連線，沒辦法。。給定的版圖面積太小了，就這麼畫還差點沒畫進去。
2 }' c8 x% [& Q& U4 j我自己都覺得我這次的layout肯定會失敗
作者: alex6551    時間: 2010-10-14 03:56 PM
基本上layout畫好後都要再給designer跑模擬，看來你們公司的定向是要求先做小再要求品質，再如何都是你的上司，他講的永遠都是對的，你只要照做就好了。
作者: minnie0606    時間: 2010-10-15 11:21 AM
我市覺得和產品ㄉ頻率有關~如果速度不快ㄉ話~當然是lvs ok即可~如果速度快~要考慮ㄉ~像match之類ㄉ~
作者: milo_li    時間: 2010-11-12 11:24 AM
回復 19# Nancy_Yeh
5 |7 B' @/ I' z9 w
! @. L0 y: h! E* I/ e. B) y5 a) K* s3 ^' @
    顶你，真的，出事就退到Layout ，晕死啊
作者: 瓦片小屋    時間: 2011-1-20 04:11 PM
个人观点：一般的都还好啦，除非有些ANALOG的模块要求比较高，才不允许跨线（这个可以问一下RD: i9 T' F3 n/ q3 C) v  g
,看他们这个模块的重要程度了），其他的都还好，影响是会有的，不过应该不大吧，
作者: wkh7788    時間: 2011-1-27 12:38 PM
關於這方面，先跟RD溝通，看那些線他比較要求，不然一般數位的block還是會跑線在mos上繞來繞去，analog就比較少會這樣做。
作者: nty42ntm    時間: 2011-1-28 01:35 PM
可能公司省cost，其他的就...
8 {5 W3 u7 e  }/ N6 v% m( c每間的考量不同。
作者: tlhuang168    時間: 2011-2-24 06:45 PM
不管你什麼layout橫的直的或上下跨越都可以,我layout過多顆0.18um的手機RF analog電路,+ |% O2 \7 c  S& n( g% R5 v
drc和lvs都ok,產品也work,還不是賣的嚇嚇叫
作者: GU    時間: 2011-3-27 12:44 AM
如果不在MOS上跑線，相對面積也會變大
2 `8 k7 X' q& v! W) m  X這是不是也會使工作速度降低??
- T; d6 z; G: I$ }. L類比電路是要MOS上不要被跑線還是訊號線(MT)不要跑線經過??
作者: ivor999    時間: 2011-4-1 11:22 AM
很多layout上的不成文規定都是為了彌補製程上的不足,隨著process進步也替layout省了許多麻煩.9 A8 a5 M8 ^2 v/ u9 H' A
反而是ESD & latchup 問題則因製程越來越小而更顯得嚴重.基本上你的IC毛利夠高.你就認真點多花點時間和chip size.如果只有十幾二十%.甚至不到.那.........能省則省吧..........
作者: 吳龢峻    時間: 2011-4-1 04:37 PM
要看電路的Function為何? 能把電路做小也是layout engineer 的能力之一.



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2