Chip123 科技應用創新平台
標題:
加入I/O PAD後的驗證?
[打印本頁]
作者:
deg326
時間:
2008-12-22 04:26 PM
標題:
加入I/O PAD後的驗證?
請教一下各位大大,當電路在加上I/O PAD後,然後去跑LVS驗證,可以的。
' l9 g' }$ h$ I2 N' M$ _
. ^$ n9 V- ?; @: E, j
可以分享一下是如何做到的。
作者:
nebula0911
時間:
2008-12-24 03:22 PM
1.將 I/O PAD schematic (or netlist) 加入原有的 schematic (or netlist) 中; 若是assura是加入schemtic 即可作LVS驗證.若是calibre or dracula 則需整合入原netlist 中.
* k, F' i/ I2 I; o; i
2.若是有把握 or 不想驗證 I/O PAD ,可以在LVS command file 中,將 I/O PAD 部份排除不驗.
: c& P) x( a6 `2 i: c' ]
ex: dracula ==> DELCEL @ (cell name)
" E. |# K7 d) \, |" r
calibre ==> EXCLUDE CELL "cell name1" "cell name2".....
# U; l! V; F* }! M/ F
但是第2方法我不建議使用,有其使用上的盲點.
! n, X8 U; X8 P2 i j% |
希望有幫到你!!
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2