Chip123 科技應用創新平台
標題:
layout 設計風格之討論！
[打印本頁]
作者:
alai
時間:
2008-12-11 02:45 PM
標題:
layout 設計風格之討論！
layout人員拿到一個電路以後，應該如何布局電路呢（我只指一個模塊）
- d. M, M, ]5 W7 ^) U1 u
! C/ P; \; W( z; `) a' X3 T
我喜歡把PMOS和NMOS各放一排，PMOS放在上面，而NMOS放在下面。電源和和底線呈上下平行走線。這樣似乎比較浪費面積。匹配管子比較偏好交叉二維匹配。
2 E* d9 I* }. n W3 y# o0 A
2 u, [' T% r2 _ x
各位大大，你們是怎么布局的呢？
作者:
alai
時間:
2008-12-11 02:47 PM
請大家說說自己的風格。討論各種方法的優缺點。
作者:
pcroyalhoo
時間:
2008-12-17 07:41 PM
標題:
回復 1# 的帖子
應該先看看是類比電路還是數位電路吧?
% }8 z' k% F: N8 I, F' G( E
v; Z. g7 e) k; h! _3 Y& o9 Y0 \
如果是邏輯電路 PMOS NMOS分別放上下兩排
* Y3 {' O3 z: G9 Y5 m6 \2 L
這我也是這樣做
: o$ g/ B. ]7 J( B
5 x. t3 z, |! S: d
類比電路就不一定了
作者:
alai
時間:
2008-12-18 10:48 AM
咋都沒有人討論？？？？？？？？？？？？？
作者:
hlbecky
時間:
2008-12-18 12:43 PM
我觉得Digital和Analog差别还是比较大的！
8 b2 R" R: Y2 f9 d1 B7 q, H- O- P' D
Digital主要是size方面比较优先考虑
" r4 p9 O9 R i: d8 m
; g! V) r: D7 M+ Y! o
Analog主要是性能和匹配方面要优先考虑
作者:
小包
時間:
2008-12-24 05:23 PM
我lay的是analog ic，我習慣先lay 重要的mos（p/n），接著擺重要mos上面或下面的current mirror，最後再擺switch mos或logic gate。一邊擺一邊想訊號怎麼走，power路徑等等。當然最後都會是一個很漂亮的方形。
作者:
semico_ljj
時間:
2008-12-24 08:37 PM
標題:
回復 6# 的帖子
,很不错！
作者:
alai
時間:
2008-12-25 12:52 PM
標題:
回復 6# 的帖子
有段时间就这个问题有点困惑，6楼兄弟给我了点启发！不错。
作者:
laker１０１
時間:
2008-12-26 08:11 PM
標題:
感恩
贊哦∼
" r1 C9 e$ ]9 V, f- T
感覺真是收穫良多
+ j! |, ~3 q. N ^! B) Z9 ?
謝謝各位大大無私的奉獻贊哦∼
6 r6 E5 I, H Z" q2 }$ w2 V+ \
感覺真是收穫良多
8 @8 ~& Z6 z' {$ d+ I- u% n/ L$ x
謝謝各位大大無私的奉獻
作者:
ritafung
時間:
2008-12-29 05:38 PM
標題:
回復 6# 的帖子
完全同意...
7 I( U/ c6 f) E) |. I
還有我會留意所有的well, diffusion 是不是足夠,而且最好是矩形
& L4 C6 `" {4 d% @4 u
再看看metal 上的via 是不是足夠,多加一點可以對yield 有點幫助
作者:
extrc
時間:
2009-2-3 03:20 PM
謝謝6樓大大這麼好的見解。
b' F, y% O) V; i @
進layout界快滿2年，總覺得自己還是原地踏步…
7 g+ y; ?" v. u
有時想起來挺慌的。
作者:
semico_ljj
時間:
2009-2-3 04:11 PM
多做项目才行！多看产品也行
作者:
ling06
時間:
2009-2-9 05:01 PM
是啊,我进入Layout行业也快一年了,感觉自己进步的很小,每次看到人家的布局,就感觉自己画的太刺了.
作者:
CM168899
時間:
2009-2-11 03:36 PM
看電路的複雜度 先做好floor plan 儘量做成方型 才是 layout 王道呀!!
作者:
semico_ljj
時間:
2009-3-5 09:41 AM
学会合理布局才算是入门，要知道自己为什么这么布局，好处在哪，还有什么要改进的地方，能说出一二三来，就算有进步了
作者:
siting
時間:
2009-3-5 10:55 AM
真是好觀念
3 H7 W# _ b! U5 B" D" A0 s
先劃重要的mos再劃current mirror其他留最後
* G/ B7 `1 N/ \3 t
不過通常結果大概都是pmos在一起,nmos在一起
( U; c5 z$ e$ v. L$ Y Y$ x6 e
所以我以前總會有analog layout與digital layout plane
' |+ v6 j r9 u+ a
很像的感覺,現在離清它們不同之處了
作者:
netspriti
時間:
2009-4-23 03:09 PM
會先了解POWER LINE的路徑走向為何
" P$ l% n+ o+ b7 M7 Q; |/ o
再來擺放MOS即接線
0 k5 o7 W: {" T! Y) D4 I5 @9 L
或許有些籠統
8 e9 N/ `1 J) A1 }& x( T2 Y
因為我LAY的是DIGITAL
$ L3 q6 F; |/ c5 Z5 P
所以了~~~盡量壓空間就是了
: H( n% V" k' y* y9 Y6 A# n
當然最後還是要成矩形
作者:
clarkhuang
時間:
2009-4-23 10:17 PM
贊同六樓大大所言
# y9 Q- D$ h4 o3 r5 T
( ^, d- ^+ a, u. [
analog ic，我習慣先lay 重要的mos（p/n），接著擺重要mos上面或下面的current mirror，最後再擺switch mos或logic gate。一邊擺一邊想訊號怎麼走，power路徑等等。當然最後都會是一個很漂亮的方形。
作者:
karenchen
時間:
2009-7-20 12:02 PM
我是會先看整各TOP電路的關連， 想POWER LINE 要怎樣走，接著跟六樓樓主差不多，也事先把一些 current mirror 或是需要common centroid 的MOS 先畫，燃後在慢慢擺上一些比較不需要注意對稱或是偏數位的電路上去，先考量效應跟連接的關係再考慮面積(類比電路)，
作者:
ychchip
時間:
2009-7-20 03:19 PM
如IC過大, 需與其他人共同合作的話, "界面"與訊號可能要先定義清楚較佳.
- P4 H6 e! [4 S8 T& |7 j
確實, analog layout 不能清一色要求面積小, sensitive path, cross talk, match, and isolation 要優先考慮...
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
,很不错！ 
7 I( U/ c6 f) E) |. I 