Chip123 科技應用創新平台

標題: PLL cover range question [打印本頁]
作者: criffs    時間: 2008-12-4 01:02 PM
標題: PLL cover range question
I need to design a PLL which can cover 250M~1GHz according to different input reference clock.; X4 Y( ^" u" o5 @$ I1 e- C
One method is use two VCO, one cover 250~600MHz,another cover 500~1GHz (overlap 100M).! X: e$ s/ |: V
Another method is use one VCO.It can run at 500M~1GHz, then use a post divider at the
' e4 f# a8 O9 n4 o" G0 Noutput.I can use a control bit to control this post divider.
4 w, {( I! `# d. y9 d3 H* y" hIn my point ,the second one is better. But why somebody prefer to use method one?
" W! f- |5 x6 b: F; Q4 F0 Z: u7 o8 aThis PLL is used in LVDS tx." {- P- A8 Y* k3 g
Thanks in advance.
作者: finster    時間: 2008-12-11 03:28 PM
我個人覺得兩種方法皆可達到% |3 u0 V8 h& v8 N5 ?2 o% m- Z
若是我的話,我也會用第二種方式的架構
  r; j/ O: n( K# w! W
' w8 j/ C6 o, r' n$ m+ o, @不過,用第一種方法有一個好處是在VCO工作在較低frequency時,會比較省電
8 I% F3 W* Q; o, o# d4 G, h而這是第二種架構所無法達到的* u( ~0 I7 o# O( @7 L' s& `! n) ~
但缺點是一次需要兩個vco電路,很會佔面積
作者: nowich    時間: 2008-12-11 07:28 PM
以前做频综也是用好几个vco的，似乎这样可以把每个vco的带宽做的小些
作者: hisanick    時間: 2008-12-12 08:03 PM
是喔?
3 @: ^1 ?2 G3 O- [可是我覺得第一個方法比較好耶...
  }) g8 {. z( B. [第二個直接用除法器去接輸出，pn會不會變差??1 s4 g7 p- `7 Y" ^
低頻震盪器功耗會很大嗎 我試過應該不會吧....3 t- G# H9 V' a2 h
如果要用除法器去兜 相當於再做一個vco的power  而且頻率也要做高....  N' ]* O4 V! y, W5 S* t

. Y. K' R# Z3 G8 C) ]; B0 m小弟我才疏學淺覺得應該第一個  QQ
作者: super    時間: 2008-12-14 02:41 PM
我也是覺得第一個比較好 .3 p# o: c% Q( v7 }! h2 G
kv 大  PN 差
( }2 a( p6 j: P: q第一個KV會小  PN好  只是要注意寄生問題
作者: finster    時間: 2008-12-16 01:27 PM
就以PLL本身的設計來說' t4 Z$ B' @; h) C6 I+ b
最難設計和考量的是VCO電路,因為VCO電路是產生jitter最顯著的電路,同時也是整個PLL電路中最耗電和最靈敏的地方. B1 L. T" R2 d  a) G
故而,一般我自己在設計VCO電路時,會特別考量matching, VCO gain,和電流消耗等,因為這些都會影響到整個PLL的performance
- S) d! ~, l5 L: s8 J; g7 Z而在整個PLL電路設計中,尚需考量到damping factor這項參數
$ C$ T! r3 ^6 x所以,假如在一個應用電路中需要用到兩個VCO電路時,設計的考量,面積和電路複雜度以及兩個VCO所產生的問題會變得比較複雜. x/ m! s3 Y* {$ {/ D3 |. d; D
所以,若我負責這個設計,那我寧可在數位部份用多一些電路也不太想在PLL電路上用到兩個VCO電路,因為那會讓PLL變得很難設計
作者: nowich    時間: 2008-12-18 09:35 AM
damping factor怎么得到？4 z% `. C1 \; l+ g+ m) U! n6 V
应该从环路传输函数中算的吧% r/ p% F' s/ M
也就是说 要先把环路各个模块定了  比如lpf，再改的动得到一个阻尼系数0 K' }+ Y$ V2 e! y) {, J

: X7 e  n) D' h) h: m2 W# o我的问题是阻尼系数是不是都选0.707好呢？ 会不会有些时候会改变最佳阻尼系数的选择呢？
作者: mixsignal    時間: 2008-12-18 10:27 PM
在设计vco的时候 大家会让每一级的输出达到rail to rail么（好像很费电）？
作者: finster    時間: 2008-12-19 09:47 AM
dampling factor這個參數依據Razavi書中所寫是要大於0.707才算比較safe
0 b6 ~% R6 b* w5 P7 D2 q; i故而,一般我們在設計PLL時都是以dampling factor要在所有工作電壓範圍,溫度變化,corner變化下都要能夠符合這個條件才算OK4 j5 y1 @  u  Z$ B9 D
所以在設計上,絕大部份都是先固定charge pump current,LPF的R-C值,後來再來決定VCO的gain,如果無法達到設計的要求,才會又回過頭來再重新訂定各個參數/ Y) N& ~$ Z! `$ u7 p4 ?
而順道一提,因為LPF的R-C值有一定的限制,故而一般都是建議改charge pump current與VCO gain這兩個參數
# X% v( B- S8 m5 @, S2 C7 f5 S9 F! P# J
最後,VCO本身的ring oscillator並不會設計成rail-to-rail& ~, L" U+ Y, G5 C
而是會在後面再接一個differential-to-singled-end電路把clock轉成rail-to-rail" Q4 W& `7 l9 u1 K6 u0 `
這個和VCO本身的設計有關+ o, m) m7 Y7 w2 }
所以,VCO電路本身是一個很靈敏且重要又很耗電的電路
作者: mixsignal    時間: 2008-12-19 10:16 PM
finster大大 做过self biased 结构的pll么，与bandgap偏置结构的pll比哪个性能更好一些呢？
作者: anita66    時間: 2008-12-24 11:49 AM
finster大大真的講的蠻好的, 看來真的是位PLL的高手, 不知有沒有大大對SSCG有較深的研究的??: {  u% N  L0 R' v0 [3 W
可以分享一下心得嗎??3Q~
作者: finster    時間: 2008-12-31 12:43 AM
就以自我偏壓和Bandgap reference circuit來說,兩者我都有設計過,兩者都有各自的優缺點
  X$ a# S. q$ T2 t若這兩個電路運用到PLL上的話,如果你不在意area大小的話,那我會建議你用Bandgap refernece cirucit所產生出來的bias current or bias voltage,這是因為Bandgap reference circuit是一種不隨溫度,工作電壓變化而變化的電路,所以它的bias current or bias voltage會比較好,但缺點是所需的area相對會比自我偏壓大上許多,而自我偏壓跟Bandgap reference circuit相比較易受溫度影響而不受工作電壓影響,這點是它比不上Bandgap reference circuit,但在area上卻比Bandgap reference circuit少上很多+ L" n* Q' c% o/ t" U: ]4 S5 B6 V
所以,若是業界,我就選自我偏壓電路0 Z% R$ Y2 O, [" _- Y- u# Z8 y+ X
5 Y( u7 H/ C3 P' R/ q% I  q
至於SSCG
$ C9 o" Z2 i) C我略有研究,因為工作需要,所以有花點時間研讀這方面的paper/ z. ?  `5 M( z1 b* V4 T3 L
這種電路在PLL的應用上並不多,變化上大部份只局限在post-divider或者charge pump and LPF這兩個地方
- V/ K; a! l" ~+ ?0 f" ~( ~7 h+ w這類的paper在IEEE上大概不會超過十篇吧,若你有興趣,研讀個一兩篇大概就可以知道它的變化有限,較難有突破的地方
9 N6 y6 ~& z: S' \7 J8 B! y論壇上有幾帖在討論SSCG的,你可以尋找一下
作者: frankiejiang    時間: 2009-3-5 03:48 AM
標題: 回復 12# 的帖子
弱问一下大大8 ^4 Q* i6 J& y+ K: T
SSCG是啥东东呢？- S- H3 j$ f: }; O+ D) H- ]- S
谢谢大大！
作者: criffs    時間: 2009-4-1 11:32 PM
原帖由 frankiejiang 於 2009-3-5 03:48 AM 發表 ) Q. ^. k5 q; s; @2 f& q
弱问一下大大$ C7 F& q- |) a7 [1 p
SSCG是啥东东呢？% a/ {' j( v7 F4 Y5 k2 d" M
谢谢大大！

+ S7 h9 y( E7 M/ a2 z8 r) h6 m, Z$ ~1 E6 t1 Z( S, ^
SSCG = spread spectrum clock generator
: z8 h5 b9 r3 i- Y* P. x8 H* o从时域上来讲就是在时钟中加入可控的周期性jitter，从频域上来讲就是降低时钟在基频处的幅度，使时钟的EMI减少。
7 B2 g8 U' c  I+ t实现SSC的方法有两种，一种是digital方法，类似于fraction N，加一个DSM来调制Divide+ u6 J& K( Q; G' i" Y$ w7 H
还有analog的方法，调制vco的控制电压。两种方法各有利弊$ ~. n+ g/ t$ {1 ^' d" Z
一般digital方法能够实现到比较精确的spread spectrum，但是比较复杂
# r. N8 _0 U# [5 W. F$ a# Vanalog方法一般都不能实现很精确，但比较简单。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2