Chip123 科技應用創新平台

標題: 請問圖中的M4,M5,M6,是做什麼用的？ [打印本頁]
作者: hyseresis    時間: 2008-12-3 11:19 AM
標題: 請問圖中的M4,M5,M6,是做什麼用的？
請問各位大大% p3 [0 [( ]) Y! Y' w+ i
請問圖中的M4,M5,M6,是做什麼用的？3 ^( O7 k( `0 I
為什麼W=1U,L=20U,是為了提高阻值嗎？7 s0 L/ Y+ R) m+ |1 y1 d# X; D
這樣疊3個MOS有什麼作用ㄋ？
作者: ukyo    時間: 2008-12-4 09:52 AM
這叫MOS串聯，5 l6 a2 o* L: N  W
M4-M6可以看成是一顆
8 }/ G5 r; O# v0 j' B; ~' S: sW=1u, L=60u的MOS
# j# l1 {, V: y* N4 \# s( O
0 M$ U  H- f: ^+ l7 \這是為了把input threshold向上拉高
作者: hyseresis    時間: 2008-12-4 03:33 PM
標題: 跑過模擬後
原帖由 hyseresis 於 2008-12-3 11:19 AM 發表
; g, i3 H) K) w$ {9 t請問各位大大/ W, A7 {6 G: L- s, z
請問圖中的M4,M5,M6,是做什麼用的？
+ q3 F% P9 l* D+ t) e' Q, z1 M為什麼W=1U,L=20U,是為了提高阻值嗎？% e$ U! I6 j) W. t" [% n* }
這樣疊3個MOS有什麼作用ㄋ？

7 b3 j8 e  W1 j& ~& Y  p1 k) ?+ ^3 o' l
自己跑過模擬後就知道了
4 I8 ?" }0 p9 k( c) q9 r) _! H原來功用是可以拉高threshold
作者: caesarxl    時間: 2008-12-9 06:06 PM
明白∼
0 R: S! j) S$ J8 u; P只是，这电路图没有画完吧？
" ?  F- v$ X/ j6 l" d. F怎么前面一个inverter没有输出？？？后一个没有输入？？？
作者: semico_ljj    時間: 2008-12-9 09:54 PM
有没有注意到设计成3个串联的1/20,和一个1/60的NMOS有什么区别？考虑过麽？
作者: Zuman    時間: 2008-12-13 09:56 PM
原帖由 semico_ljj 於 2008-12-9 09:54 PM 發表
. |( K) A- G! {- C2 B有没有注意到设计成3个串联的1/20,和一个1/60的NMOS有什么区别？考虑过麽？
. O& v+ J3 x; U1 g6 r
我觉得相对单个管子，这种并联的静态功耗比较小，因为电流比较小！
! w: K7 v4 t- F  W: e2 `- d( V
# e5 ]! O9 M# s9 k' N3 T) |! T[ 本帖最後由 Zuman 於 2008-12-13 09:57 PM 編輯 ]
作者: basil    時間: 2008-12-13 11:43 PM
有公式可知VGS=VT+sqrt(2*Id*L/(un*Cox*W))（假定工作饱和区）
* F7 r2 L' g  U8 ]8 K三个相同的管子串联，沟道长度=3*L，这样就可以提高VGS电压，+ z. g+ `5 }# s: j4 x, j8 {; K
增大管子开启电压。
! k2 }- v) d/ c) z+ f- x至于为什不直接采用一个管子实现的原因，我想：一方面是固然有画版图的: [" @' X0 E; |; g
因素，另一方面可以看到三个管子的VGS的电压是不一样，三个* _8 S9 u/ p/ }
管子的导通的顺序是不同的，这样就是逐级开通，从M6到M5,再到M4，而采用
% O* i$ D( x! _2 C0 B% Q单个管子就不能实现这个功能,大家可以仿真一下，两种转移曲线是不一样的。2 ?1 j1 e% o2 x% U
  Z+ s2 H+ y7 _1 A6 j3 |
[ 本帖最後由 basil 於 2008-12-13 11:47 PM 編輯 ]
作者: fmgay    時間: 2009-1-8 05:22 PM
首先,三个mos管串联和一个管子是一样的, * L" V; }  j" U# m, C
至于为什么要画成三个管子,我觉得是因为foundry给的model中有限制器件的栅宽小于等于20um,这个限制在分段式模型中仿真器就会报错,为了避免仿真器报错,通常将栅宽很长的器件分成几个器件串联的形式.
作者: 122013137    時間: 2009-1-9 10:09 AM
为什不直接采用一个管子
作者: caesarxl    時間: 2009-3-24 09:14 PM
同问，为何不采用一个管子？？？？？？？？？？3 p; J3 }8 b( L
}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}
作者: poseidonpid    時間: 2009-3-30 02:18 PM
fmgay 和 basil 這二位應該回答得很清楚了~; U6 p' ?+ y! U

% K: E2 ?# M* v/ v' u5 x上面的二位要不要想一下 或是跑個模擬就會比較清楚了吧??
作者: renzhq    時間: 2009-3-31 11:20 AM
原帖由 basil 於 2008-12-13 11:43 PM 發表
, l1 s2 x) N4 P! _- m6 ?" Y: k有公式可知VGS=VT+sqrt(2*Id*L/(un*Cox*W))（假定工作饱和区）& O- o. p9 [) ~) e
三个相同的管子串联，沟道长度=3*L，这样就可以提高VGS电压，
/ B5 L; S4 @9 t; g, }增大管子开&#215 ...

& S" e2 W1 O3 f) a* F( [( f) z那逐級導通 為了什么呢？有特殊的用途麼？
作者: e2000    時間: 2009-4-8 01:41 AM
這樣做的意義在哪裡呢?能增加什麼嗎?阻抗嗎?這樣做輸出擺幅會掉吧?
作者: finster    時間: 2009-4-9 06:37 AM
如果只用一個MOS的話,那Length要為60um,( [( H% h3 c, i) e
若用3個MOS的話,那Length則可為20um" v# p5 p, r! H' n) Z; F! O  k
對於layout來說,因為你MOS的Length太長對於實際空間的擺放會造成其他元件擺放上不好放置的問題2 C5 \  @. o3 Q. `
故而,通常會把很長的一個MOS拆成數個MOS的畫法% ?; c7 K( v+ d' \
除此之外,在SPICE Model中,通常會有Maxmim Length的限制,使用過長的Length並不是一個好習慣0 r3 i$ h1 @- X& h( r1 _! z' A2 E
因為那會使你MOS的元件特性會落在比較極端的區域,如此一來反而會衍生出不必要未知的變數出來



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2