Chip123 科技應用創新平台
標題:
如何用verilog 寫矩陣乘法器
[打印本頁]
作者:
jasonko123
時間:
2008-11-30 02:33 PM
標題:
如何用verilog 寫矩陣乘法器
請教一下各位前輩
: {: N: \% ]" g4 O
我在寫一個矩陣乘法器 , 8 bits * 8 bits
1 L9 W0 {3 z3 v4 |- q
例如:
7 s% |2 h2 ^! f4 }7 n
Z = X * Y
; G' T& ?* g7 h% j, r* k8 _
9 V* {3 I5 V+ d' L. C
X,Y 都是 3x3 矩陣
% K5 z: I0 P( U7 P- P
X要從 記憶體 A 拿出數值
4 @: A2 M4 B. E
Y要從 記憶體 B 拿出數值
- J* b/ d# _4 A* R
然後我在做 X*Y 後把數值存到 Z
8 D1 ]6 T f( G9 |; `
Z再把所有數值存回記憶體 C
- N4 h5 t6 D+ }' J. M+ j
* T1 v. Q* P' ?; ~5 i9 B! t. e
請問有前輩可以提供類似的語法給我參考一下嗎?
% c1 T( ?. l$ H' v4 W3 S* m
我不會寫要怎麼寫一個ram
% F( K0 i' J+ @2 ^; I4 O
像是 module ram
8 M' A5 h7 {3 G# F# f3 A- m; Q
module ram (clk,wen,addr,datain,dataout);
: D: T* R) q) R
input clk,wen;
, a2 F: x# H! K0 [
input [3:0] addr;
! o+ s5 [* p5 j- v7 |
input [31:0] datain;
( C# Q' A# ]# h) X/ Z+ A
output [31:0] dataout;
' O" ^0 \3 t6 {9 r
reg [31:0] dataout;
% ?% q1 A9 g; }% V3 z, A
endmodule
- h% t( S: y6 G, S* ^
我要怎麼寫這3個ram?
* f+ }. z( S' j0 r' @' s
然後再從裡面拿出數值之後在儲存數值回去另一個記憶體
9 }& G2 R Y4 A9 m
3 |! l* {+ |! C
請高手提供一點意見給我, 謝謝
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2