Chip123 科技應用創新平台
標題:
關於FPGA Rount SSTL I/O and DDR問題
[打印本頁]
作者:
小朱仔
時間:
2008-11-26 12:53 AM
標題:
關於FPGA Rount SSTL I/O and DDR問題
各位先進前輩
1 r( Y+ V: N. j: ~6 e
小的最近要將設計好的DDR Controller
% B6 T" p" u7 W; P' I0 \
放於Xilinx V5 FPGA內做P&R
! u- \) w2 Q* n. ?5 `
選用SSTL2 I/O,但是合成完後
b5 Z! J5 v! d) A. K# t5 }
電路都不會動
4 M1 U4 l' j9 P7 V
不知道FPGA對DDR的連接上
& T" R/ F. L% [* H! N
小弟有什麼沒注意到的
# d. t( k7 F4 t, r0 _6 p N
造成電路不動作
* [% C5 n% C" s0 o
另外,不知大大們知不知道DDR的動作原理
/ C4 E8 Y0 @# @
可否解說一下
9 K% M; ~2 I3 B
感激不盡~~
作者:
tommywgt
時間:
2008-12-15 04:30 PM
不容易回帖討論的問題, 留msn討論?
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2