Chip123 科技應用創新平台

標題: DC 2 DC [打印本頁]
作者: meyen    時間: 2008-11-24 11:46 AM
標題: DC 2 DC
請問' F7 {& w7 q4 ?1 C
LDO) N% x+ Q4 W5 O- x# ]
buck-boost
2 Y# z. L% @) Y/ gbuck & C8 A. b2 O, M
+ Z8 b( K" a# J+ N, X4 [/ q
dc to dc 的轉換9 h; |6 Y( U6 x" Q
使用時機
  I- Z( N1 m+ w' i+ J8 P! O考慮點是什麼0 Q( ^& M6 W/ ^

( y5 o$ r1 V% n: p+ ]: w5 f謝謝
作者: finster    時間: 2008-11-29 10:06 AM
若是on-chip,只能選LDO,但無法提供大電流,若有需要用到大電流,則Power MOS需外加,而這種架構,通常比較不適合整到chip內部
( m+ ~8 E' K8 m# q  J# {至於Buck or Buck-Boost,需搭配外部的R-L-C元件,可作昇壓和降壓,若是壓差較大的話,效率會比LDO好,另外,它可以提供的電流基本上都遠比LDO來的大
作者: finster    時間: 2008-11-29 10:19 AM
若是on-chip,只能選LDO,但無法提供大電流,若有需要用到大電流,則Power MOS需外加,而這種架構,通常比較不適合整到chip內部
" e/ ^: B" L- \& b/ y1 W! h至於Buck or Buck-Boost,需搭配外部的R-L-C元件,可作昇壓和降壓,若是壓差較大的話,效率會比LDO好,另外,它可以提供的電流基本上都遠比LDO來的大
作者: yalon    時間: 2008-11-29 12:05 PM
F 大大:1 ~! E) K# h/ k# A2 ^! w- n- {0 \, d
LDO output driver 又有分nmos or pmos.5 ]9 K3 L- P8 W
又該如何取捨呢 ?
  V; [) V! v  E4 \, d: \& \2 A. A& U: ?/ I
你之前有提到 LDO 須顧及電流消耗. 那一般轉換效率9 p+ t4 R1 y1 _. z! b) k5 p( v
該有多少呢 ?  c7 W9 z! j2 H

  t+ N& i$ G: J1 ?; S, t多謝回答
4 L! f" A, @, G! w2 _
作者: finster    時間: 2008-11-30 11:53 PM
使用NMOS或者PMOS其實皆可
* E( V3 ]  Y7 m& g* r7 b並沒有硬性規定說要用那一種
& t3 B/ ?! [1 z  i不過,若真要來區分的話,其實可以從面積和輸出電壓範圍和輸出電流來比較
( J' R6 t3 o4 U/ i! Q以面積來說,在相同的輸出電流大小來說,NMOS所需要的面積大概會是PMOS的一半左右,這點你可以從電流公式就可知道- |7 E* J9 G% M, y' v- P6 K/ r
以輸出電流來說,在相同面積下,NMOS可以輸出約PMOS大一倍左右的電流能力* Q6 D' l% N1 g# m
以輸出電壓範來說,Vt<輸出電壓<(VDD*0.5),以NMOS會比較適合,在這個範圍之外的,以PMOS會比較合適,這是因為PMOS會比較容易把輸出電壓往VDD方向靠近,而NMOS則較容易往Ground方向拉,所以在輸出電壓範圍選擇上,通常會直接決定要用PMOS還是NMOS,如果輸出電壓大概介於0.5*VDD左右,那就看你在意的是面積還是電流,或者noise的考量,而且,有時候還得考慮分壓電阻的因素,通常,若有分壓電阻的考量,絕大部份會選PMOS為主的架構3 L) F% O6 v$ |) p. o- G% _$ O
另外,PMOS的Ron電阻會比NMOS來的大,所以在相同的條件下,消耗在PMOS的Ron功率消耗會比在NMOS來的大
作者: lee1207    時間: 2009-1-3 09:27 PM
身為雜魚的我~只好多看多學點~
作者: chongyawu    時間: 2011-4-18 01:05 PM
本帖最後由 chongyawu 於 2011-4-18 01:15 PM 編輯 0 N/ R9 b8 F7 p0 o7 A8 C- I
( ?) c/ `- P0 {4 O, c
Finster 大大9 b  X! O3 Y  v- C* Z1 E
             看完上面所說的,有個問題我回去想了很久?但是還是想不出來?想請教F大大....
1 Z1 ^  v9 X0 u                   1.如上面所說,以照輸出電壓範圍選pmos or nmos?有關這點,我回去做個假設...
' _6 W( v- ]; }: c8 {+ u7 J9 |/ F                      假如vdd=12v (vt=1v),輸出電壓要鎖在3v輸出,因為VT<3V<0.5VDD=6V,
7 {3 S' K8 g+ h& D. O' o                      所以選擇NMOS,6 o3 \0 r) a6 N5 m7 M( O$ b
                    問題來了....我試著去劃LDO的架構..用NMOS和PMOS去看,F大大指的NMOS比較容易; i9 [3 r3 }# K+ L% X& N: m8 a; ^
             將輸出拉到GND,PMOS比較容易拉到VDD,這是因為什麼?% H" n: J; j* F7 K' f
                   是因為回受路徑op輸出給gate..反應(S.R)的關係嗎?(回售電組經過op鎖住輸出到gate電壓)
5 d% v, r0 j4 m. s6 n                   如果使pmos-->gate輸出至少11v,導通vsg(因為vth=1v),) Z( D9 ?( C+ c0 J6 g# L8 F2 T
                   如果使nmos-->gate輸出至少4v,導通vgs(因為vth=1v),/ i; b5 U- Y! ~: Q( x5 \$ C, B
                   是不是因為如果用pmos的話op輸出gate拉到11v在整個迴路比較慢,所以用nmos比較好?
: u8 i$ w: d9 Z8 X- D( P6 o% Z                   1 M/ ?+ t- l3 L4 w( P" O8 I2 z
                    
* u/ S8 l5 K, X" y% P                    2.我有聽過用pmos,是因為psrr好,但是low drop?這點我不懂?pmos low drop好?* n3 \  G4 s1 N/ K7 u
  Y1 _% p! o2 `' D
                                                                                                          謝謝F大大
作者: akeshi    時間: 2011-5-5 11:27 AM
近來學一點東西/ Y, a6 Z! t2 V4 [% @9 u
感謝各位的分享
作者: finster    時間: 2011-5-7 02:03 AM
回復 7# chongyawu 9 X" f  o4 C! y& \, y7 f5 x9 \
, M0 L8 x( m- Z8 O* s8 ^( |5 n5 A
, F3 |% \; x. n! e
如我前面所言,LDO的power mos要用PMOS or NMOS其實都可以# H8 l; r6 Z. j7 \+ [9 _
正因為都可以,所以使用PMOS or NMOS都會取決於LDO要提供的電壓,電流或者補償電路來決定要用PMOS or NMOS* J2 t* J, j. |( M' Q# p" V% P1 w
如果VDD=12V, LDO output在3V,那我會用NMOS, 這是因為NMOS的面積比PMOS小,在相同面積下可以提供較大的電流,此外,因為LDO output是3V,所以VGS的電壓有較大的空間可以操作在Linear region or saturation region,因為在load or line regulation下,VGS的可變化區間愈大會愈好,而這也是為什麼在0.5VDD以下的LDO用NMOS會比較好,而大於0.5VDD則用PMOS會比較好的原因
( }/ Q# O, |8 E& |" r而我前面之所以沒有提起load or line regulation,因為解釋起來太麻煩,而且還有說明兩個的定義,故而採用較白話的方式來陳述
$ P% b! q9 x/ M+ a: q9 c) G4 R
# D% p/ d3 T5 [8 ^9 L/ \. B6 f確實,有些人採用PMOS的另外一個原因是因為PMOS的PSRR比NMOS好
1 }' M. W! V) Y: F0 i1 }4 M  g4 O' W4 z! o8 t/ w" ^- X7 ?  n
至於Low Drop,這是LDO另外一個被關注的課題,LDO為人所垢病的問題乃在效率不佳,因為PMOS or NMOS在導通時有Ron電阻,Ron電阻愈大,其所消耗在Ron的不必要壓差就愈大,則效率就愈差,尤其在重載的情況下更嚴重,所以才衍生出Low Drop的課題,這種架構的重點乃在降低Ron電阻,而要如何降低Ron電阻就又回到前面補充的陳述,MOS的Ron電阻在linear region和在saturation region是不同的,在設計上,要把Ron電阻變小,藉由Vds=Id*Ron便可從此著手去設計,這方面的paper探討有不少,我只提及至此
作者: c3a1t039    時間: 2011-8-14 07:02 PM
謝謝F大大分享，我是做switchin LDO比較沒做過，學到很多。
作者: chongyawu    時間: 2011-9-28 07:40 PM
回復 9# finster
' }& {5 R# o; a( `: ^8 W. a" w! x
$ |7 @' R7 N4 A* g3 s  e8 c+ O/ v+ p
    Dear Finster大大; [# z4 x' b2 x1 w
3 E  Y/ {& v7 I7 [
            附檔是我自己去歸納的兩個圖,對不起那麼晚回,因為案子剛告一段落,比較有時間來吸收~
* L9 x9 d; ~) T$ K! P0 n+ a8 P$ U6 x                : ^( C6 _6 l5 G! g
                 前面提的問題第二點low-drop我懂了,後來回想一下問的有點蠢...//@__@\\...0 N. ~9 A0 a& |/ r/ o0 k

8 i9 Y/ Y9 B2 n* J. B% l                 第一點問題部份F大大有說到,其實nmos/pmos皆可,所以我就再龜毛點,畫圖歸納了優缺點,而且討論起來比較清楚,- a) e! R- l! q6 C
                 在比較方面依照/消耗功率/面積/drive能力/這邊事實上nmos都優於pmos(去看電流公式就知道了),如果要好的PSRR用PMOS比較好,這些都可以理解,
" a. K9 E* Q$ F$ z% y7 u' ?                 現在我比較疑惑的事2/3/4點的比較,分壓電組考量為何都用PMOS?Load /Line Regulation..pmos/nmos哪個好?(附表有公式定義)1 O8 g( H7 z+ `7 w, O7 G# R$ ^
                 還有你有提到第四點VGS/VSG範圍要大比較好,所以我大膽的假設下面的看法,如果我有說錯,請F大大指教,
* q2 ^8 a( u! \                 首先,就我說知,LDO是希望power mos工作在線性區,有時候可能會跑到飽和區,但是希望是在線性區,但是絕對不可能在截止區,& N# [+ L# t5 D8 g' [% [
           再來就可以討論我畫的圖了,就之前說提的如果vo=3v<0.5vdd(12v),所以使用nmos,可是我劃的圖,電壓變動範圍比較大的應該是使用pmos(0v~11v),3 j5 B( V- q5 k, d8 L6 k
                 那另外一張圖事假設如果vo=9v>0.5vdd(12v),所以使用pmos,這點可以理解,因為pmos電壓變動範圍(0v~11v)比使用nmos範圍(10v~12v)還大,& H- b, u8 I- Z
                 所以我的認知是不管是vo多少,如果單存考量電壓範圍,使用pmos就對了....大膽假設說完了,如果有說錯,請F大大糾正~謝謝~
4 J1 }$ ?+ P/ S( Y7 f" W% ~3 I3 z6 V4 p; L& L4 L3 O
                  [attach]13978[/attach][attach]13979[/attach]  : l" t. l; J# \+ L6 M
                    (PS.我沒有貼過圖,不知道貼不貼的上去?又想賺RDB錢的我~)  B& ?9 |2 t+ ^' t6 c( s' b
                   (PS2可以在貪心的問一下F大大嗎?有沒有好的LDO-PAPER可以給小弟我看,可以讓我自己去讀,就不用發問那麼多,也可以自己去設計,不過我沒有RDB錢//$__$\\)
作者: finster    時間: 2011-10-3 06:53 AM
誠如我一開始回覆時就有提到,- X, L/ q7 O; P3 T9 F
"LDO採用PMOS or NMOS其實都可以,並沒有硬性規定說要用那一種"
& N1 J* J! S) v% ~只有在應用規格開出來,在設計過程當中遇到問題時才會開始逐步review and check各個環節是那邊出了問題,卡在那裡,接著在思考是什麼原因,而這個就是設計經驗的累積! L# K9 t3 F2 D9 R4 B. d. N
故而,你所規納出來的其實都對,也是增加你設計經驗的一種,LDO的應用很廣,真的不會特別去局限使用PMOS or NMOS,只有在某些較為特殊的規格才會限定使用" I/ A7 Y  W! V9 P8 N
我目前手上並沒有較好的資料可供你參考,絕大部份都是實際設計遇到問題時,要解決問題而想出來的方法和解決,有時,書上有介紹,在當下會無法立即了解與體會,惟有在遇到問題和思考問題時才會突然領悟到原來書上提到的觀念是指這個9 `! n0 t4 m. ?; U
電路設計的領域很廣,不同的產品有不同的考量和需求,多接觸後,設計的想法和概念也會跟著有所不同,只能說,多看,多想,多遇到一些設計上的問題有助於你設計的能力和深度
作者: chongyawu    時間: 2011-10-5 06:15 PM
回復 12# finster + c" q; h( Z9 _7 K) {5 A9 H: c" _
0 e8 o# v- G0 @+ |1 R2 ~
Dear Finster大大
, w; x6 ]  U; y8 N5 S* c; B& E3 O9 X) n! K+ g
       感謝你的回應~我會好好加油的~
- K$ m) ~( W* R4 p$ M8 k0 q% s           希望有機會能在問你這位Power達人~//^__^\\~...
* I2 I5 D+ C9 ~3 v0 u4 a                                                                                      謝謝...
作者: c3a1t039    時間: 2011-10-6 03:14 PM
我在這提幾個問題，
. w! P" P7 ]/ [$ n1.如果我的VDD變化是8-35V的變化時。
, t: m  J! H" t3 O5 T1 c要使用LDO去產生一個5V電壓，當做IC內部的VDD電壓，6 Z+ {6 A* D2 @4 |0 E9 J" {
那LDO要怎麼選擇他的控制MOS? 有大於0.5VDD也有小於$ z$ P1 Y; t2 D0 G& _5 A

$ w) a& G5 {8 V) p1 }1 V2.VBG通常也是要求高PSRR只要應用在DCDC的普遍電路，但是) V& N5 F% y; o
我使用HSPICE做.dc 掃描不同VDD電壓看輸出電壓都是很穩定。
* X* ]% ]- ]# q) W% N5 Y. C當我使用.trans每間隔一段時間變動VDD電壓，發現VBG是不穩定的，- q! v  @% u  |: }
例如電壓在0.1u時間從低電壓上升高電壓或相反狀態，還會產生凸波在慢慢下降到穩定電壓，
( r* {/ j1 S! `7 C( n) j$ Y! ~0 h" O
3.PSRR 模擬問題，我讀過幾篇PAPER發現了了種方式?/ ^0 A1 F9 Z9 Q
   (1)在VDD端給小信號去看輸出的gain值，來表示此系統的PSRR。模擬出來是在(-dB)/ C9 _8 \! F: g8 t% \: T7 v% ]
  (2)先在輸入信號給小信號模擬系統的loop gain, 將結果減調(1)的結果，當作PSRR。模擬出來的(+dB): c: [$ s: p3 M2 O9 m; ^/ d
   這兩種哪是對哪個是錯?還是模擬的意義不同? 那又是因為什麼原因??
作者: Joshua987    時間: 2011-10-13 08:50 AM
謝謝指教~& t/ N6 p6 E4 D; A; a+ K# u
已開始研讀了@@



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2