Chip123 科技應用創新平台

標題: 請問Errop-AMP的GAIN與頻寬應該訂多少 [打印本頁]

作者: magicx12 時間: 2008-10-30 10:13 PM
標題: 請問Errop-AMP的GAIN與頻寬應該訂多少
請問在BUCK converter 中的Errop-AMP的GAIN與頻寬應該訂多少?

頻寬的部分在一些文獻中好像都是由操作頻率的 1/4~1/5 決定其3db轉角頻率
請問是為何?

還有GAIN應該定多大才好?
小弟只知道越高可以將輸出電壓鎖的越準確..
但模擬結果相對Ripple也會越大<--這是為何?
是不是VH-VL的RANGE也要隨增益調大?

謝謝指教!

作者: finster 時間: 2008-11-1 12:41 AM
error amplifier的gain值需看你是type II或者type III的架構,兩者計算gain值的公式是不同的
而error amplifier的gain值並不是愈大愈好,這需搭配你的補償R-C值,clock,以及外部的L和C值來決定
相關的資料,你在這個版區搜尋一下就有很有討論

一旦你決定好你的clock,則Vh和Vl基本上是固定不變的
會變的只有error amplifier的gain值與補償的R-C值

至於1/4~1/5的頻率,解釋起來有點長,建議你在這個版區找一下,有很多人有在看一份交大碩班畢業論文,裡面有稍微提到

作者: magicx12 時間: 2008-11-3 12:18 PM

原帖由 finster 於 2008-11-1 12:41 AM 發表
error amplifier的gain值需看你是type II或者type III的架構,兩者計算gain值的公式是不同的

而error amplifier的gain值並不是愈大愈好,這需搭配你的補償R-C值,clock,以及外部的L和C值來決定
相關的資料,你在這個版 ...

感謝指教~ 交大碩論那天小弟有參考過..但是就沒詳細解釋~

小弟是打算採用type II..因為有ESR
那GAIN一般大約在幾DB?
因為小弟加上error amplifier後送給比較器的電壓會放得很大..導致VO會有RIPPLE產生?

那在請問error amplifier的輸出直流準位應該是跟比較的參考電壓一樣嘛?

作者: magicx12 時間: 2008-11-7 10:08 PM
標題: 回復 2# 的帖子
版主您好:

交大碩班畢業論文吳重雨那篇..小弟對幾個地方還是有疑問^^"
1. 想請問操作頻率的 1/4~1/5 決定其Error-AMP的3db轉角頻率是要做頻寬限制嘛?

2.如上所提因為論文裡面是說這樣才不會放大高頻雜訊.請問高頻雜訊指的是誰? 是操作頻率所造成的輸出Ripple嗎?

3.Error-AMP加入補償是為了讓極點限制頻框.零點增加PM嗎?

4. 那Error-AMP要放大的是只有低頻的輸出變動嘛?

5. 如果整個迴路的頻寬超過cross frequency都還有GAIN但 PM還夠的話..是否還會震盪?

附上小弟的模擬波行藍色的VEA是輸出在1.8V時VFB經ERROR-AMP放大後的訊號.
黃色VEA則是3.3V在經過一段時間後穩定..而藍色的VEA似乎因為分壓電阻回授後的量較大因此起震..
上面的數字是單ERROR-AMP的AC分析結果...雖然應該看整個LOOP才準..看POWER SWITCH那級小弟模擬結果PM怪怪的

謝謝指教!!!^^

[ 本帖最後由 magicx12 於 2008-11-7 10:16 PM 編輯 ]

作者: yutian 時間: 2008-11-10 02:15 PM
對于Errop-AMP及其整個loop的補償，我也在做相關的工作，說說我的一點心得吧，不對的地方希望大家都給指正一下。（以current-mode buck converter為例）
Errop-AMP的gain及其pole-zero的選擇，主要取決于在DC-DC中the control-to-output transfer function的零極點和feedback 回來的增益之和的結果。比如oscillator的frequency是1MHz吧，整個loop的帶寬選在1/4~1/5初（假如在1/4 fsw），而此時通過用類似matlab或其的工具看到control-to-output和feedback之和在1/4 fsw的增益為A，假如要使整個loop系統穩定，就要使其在/4 fsw處以-20dB的斜率穿越這個頻率點，那么在設計Error-Amp時，就要使Error-Amp在/4 fsw處增益為（0-A）dB，才能滿足在/4 fsw處有足夠的phase margin。而對于Error-Amp的補償，就可以采用finster說的type II的方法（構造一個零點），在Error-Amp的主機點之后構造一個零點，使其這時在/4 fsw處增益滿足剛才討論的值；另外對于這個補償的零點，也不是隨便選擇的，因為零點的目的就是使phase有一個90度的boost，所有在有些文檔里有對這個零點的位置的選擇值。
對于current mode 而言（假如工作在CCM時），整個loop就可以把inductor省略掉，這時的主機點要通過負載R和LC filter的電容才確定，因為current mode 有兩個loop，current-loop會對主機點的計算引入一個系數，這個大家可以參考一下其他的書籍，有較為詳細的解讀，我個人還是按照national semiconductor的方法在計算。
而對于voltage-mode buck converter 來說，假如工作在CCM時，主機點在LC的諧振點處，這時可以通過公式計算出來，再去設計Error-Amp及其補充的RC值，這時就可以采用type III的做法，構造兩個極點和兩個零點，目的也是為了在/4 fsw處使其能以-20dB斜率穿越0dB，已滿足phase margin的要求。

作者: yutian 時間: 2008-11-10 02:40 PM
標題: Control block diagram of a current-mode controller
提供一個Control block diagram of a current-mode controller，僅供大家參考。

作者: magicx12 時間: 2008-11-12 04:57 AM
標題: 回復 5# 的帖子
請問yutian:（0-A）dB是指Error-Amp在1/4 fsw處增益為-A dB嗎?為何是負的呢?
在整個BUCK迴路中..不是只有Error-Amp才能提供正的增益去補 LC迴路嗎?

control-to-output指的是POWER SWITCH 和LC嗎?
feedback指的是回授分壓嗎? 一些名詞有點搞混..抱歉@@

另外在1/4 fsw處使其能以-20dB斜率穿越0dB指的是Error-Amp而已還是整體呢?
又請問這個動作是用來限制頻寬嗎? 目的是為了避免放大高頻的輸出級的Ripple嗎?

謝謝指教!

[ 本帖最後由 magicx12 於 2008-11-12 05:07 AM 編輯 ]

作者: baggio 時間: 2008-11-15 10:29 AM
1.为何是负的？

用来抵消你的loop gain在1/4fs处的增益，使得得到的closed loop gain 在1/4fs处的增益为0dB，同时以-20dB/dec斜率通过1/4fs这个频率点。。。

2.control to output 可以象你说的那样理解，但具体建议你去看 funderment of power electronics 这本书，有详细的解释，好像7，8，9，12章有讲。。

3.feedback 是反馈电压。。。多看点资料，够清楚基本的东西。。

作者: magicx12 時間: 2008-11-15 10:45 PM
標題: 回復 8# 的帖子
1.可是請問一下 control-to-output和feedback之和的增益應該都是負的吧?
還是說增益A是負的囉?

2.另外如果不補償的話可以直接用米勒補償來讓Error-Amp在1/4fs處以-20dB/dec斜率通过1/4fs嗎?
只是這樣可能沒有零點作PM的補償...

謝謝指教^^"

作者: yutian 時間: 2008-11-17 06:52 PM
標題: 回復 7# 的帖子
（1）Error-Amp的增益，我在之前說是（0-A）dB。因為A里面包括了control-to-output和feedback gain，如果你親自算過這個的話，就會發現（0-A）是一個正值。
（2）control-to-output應該包含PWM comparator, RS latch, Power-stage, LC filter，因為current-mode得原因，inductor可以等效為一個�流源，這時將這些整合在一起了。
（3）feedback指的是回授分壓
（4）在1/4 fsw處使其能以-20dB斜率穿越0dB指的是整個loop，這是整個loop的cross-over frequency就是1/4 fsw。
（5）設定cross-over frequency的目的就是為了獲得較好的穩定性。因為在current-mode中，current sensing sample method會在1/2 Fsw處引入一個共軛的幾點，另外還可能會有error-amp的高頻極點，這些都會影響整個loop的穩定性，你可以看相關的資料，有詳細的說明（比如TI, national application notes）。我也在看，如果需要的話，我貼出來或者發給你。

作者: tigermouth 時間: 2008-11-18 11:56 PM
增加以下個人一點理解供討論：
1、total loop之fc與load R和output capacitor C有關，故對應R最小情況，fc設到1/4 fsw。
(有文獻說1/5~1/10，也有說1/6~1/20)。
2、簡單一階等效，可將control voltage to load current等效成一個Gm。剩下的就是EA輸出和負載兩処極點怎樣補償的事情了。

作者: yutian 時間: 2008-12-4 04:47 PM
煩請版大finster給評價一下，我的一點愚見。有什么不對的地方請多指導。

作者: yutian 時間: 2008-12-19 04:33 PM
不知大家同意我的理解不？如果有什么地方不對的，希望多提出來探討一下。
最近有人在做current mode buck converter嗎？

歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)