Chip123 科技應用創新平台

標題: 請教全差分三層Fold-Cascode OTA偏置電路的設計 [打印本頁]
作者: sumig    時間: 2008-10-24 07:21 PM
標題: 請教全差分三層Fold-Cascode OTA偏置電路的設計
[attach]5465[/attach]
8 t  I& {  E9 r) t  C4 A$ e' }各位大大前輩好，小弟想請教個問題。) ]/ I+ l' j% F. s# k
( r& M+ |1 s8 a: H/ h/ H  j
小弟要設計一個3.3V電源供電下的全差分三層Fold-Cascode OTA，可是在Bias Circuit的選擇上遇到了困難。
. R! y5 j% r: k  m% e4 k0 S$ G9 x9 i+ c
小弟根據兩層Fold-Cascode OTA大擺幅Bias Circuit，設計了自己的三層Bias Circuit電路（如圖所示），還沒有開始模擬，只是在推算可行性。
1 p& I6 D- ?( C4 u, _1 b& @) x/ B- N8 v' W! T
請問各位前輩，這樣的Bias Circuit合理麼，能夠實現麼？: |3 Q. b, B$ C0 M, @

+ h3 i4 @! A7 z. f還有，CMFB的理想輸出共模電平，我想在圖中紅色橢圓處引取是否可以？現在還沒有加入共模回饋電路。
% c6 K: k0 ?' m" Z; C7 p
, s/ A4 P1 e7 s懇請各位大大前輩不惜賜教。
, w$ A5 K+ Y0 H# F
' c. m: A/ l0 s- @2 M$ Q[ 本帖最後由 sumig 於 2008-10-24 07:26 PM 編輯 ]
作者: finster    時間: 2008-10-27 01:38 AM
我個人是不建議你的bias用到6級的diode connector,因為串接愈多,所需的Vt愈多,反而會更加限制住bias的工作電壓,尤其是工作電壓不高的電路上,很容易一下子就會被卡住,如果是那種工作電壓高於5V以上的電路,用6級是沒什麼問題,但若只有3.3V,個人不太建議
' M/ Z) g: E+ G  f: O; }8 L若你是全差動電路,那CMFB也是要differential的方式取出,若只取單一邊,那就會有問題,而一般CMFB是由輸出取出,若你是由輸出取出就不會有問題,若不是,建議你要推一下電路架構會比較合適
作者: semico_ljj    時間: 2008-10-27 05:17 PM
可以用“三層Bias Circuit電路”，但是会很耗面积，因为Vds要取得很小！还有如果电压到了3V甚至一下的话，会很难做！供电稳定在3。3V以上，可以尝试！
作者: sumig    時間: 2008-10-28 01:40 AM
謝謝finster前輩的耐心解答，前面已經看了您在其他帖子�的回答，受益匪淺。也謝謝semico_ljj前輩的解答。
3 k6 }3 C& f$ ~' W
( u$ g9 s9 Z2 W# K( i$ D; B5 m因為我的輸出擺幅只要Vpp=1V就可以了，所以想3.3V下，每個管子分配0.25V到0.3V的過驅動電壓，再考慮一定的余度，應該可以滿足要求了。  P' {* f% b9 p$ ]5 R
9 i* ^1 v6 \1 T, [0 I7 ]
按照系統指標以及570V/us擺率、2.5pF負載電容的要求，我最終定下的尾電流Iss=1.2mA，可是覺得這個值好像比較偏大，導致預計功耗有7.92mW之多(且未考慮偏置電路功耗)。+ u3 [; c4 B, s: t$ B

  Q9 _& U4 I% x" y對於Triple Folded-Cascode OTA，我覺得Bias Circuit是個難啃的骨頭，三層共源共柵電流鏡的管子飽和狀態不大好調整，每個管子尺寸調整的余度挺小的。
& @0 C' i, `6 _* Q1 i! ]
, Z+ }2 [/ z' h& z+ Z我先模擬了一個兩層的Folded-Cascode OTA，Bias Circuit按手算值，很容就調好了，然後嚴格按照電流比例鏡像到折疊運放，所有管子都能正常飽和工作，但是令人遺憾的是電壓增益只有5倍多一點，我想應該是偏置點設置的不對，重新調整Bias Circuit參數，設置合適的偏置點，但是對增益提高的影響並不大，至多到20dB（10倍）。, t$ q/ z& ^# n2 U2 |

" {* J3 L+ A' E- r! m% `- u我想折疊運放中共源管和輸入對管對增益的影響十分巨大，所以對其進行調整，但增益仍不見起色。
5 U* e6 N" _2 J) @% ]5 m5 M' {" E
雖然說gmro和平方根下的WL/ID成正比，但是我打算所有管子溝道都采用最小尺寸以減小寄生效應（自以為在當前工藝水平下對最小尺寸的應用不再那麽嚴格），所以不能通過增大WL和減小ID來提高增益。
4 l* P* l  _  B9 C$ {% |' ~6 [% N% c  F3 `5 p3 k
我現在想不明白的是，增益無法進一步提高，到底是偏置點設置不合理呢，還是折疊運放管子W/L手算不合理呢。
5 X) K- q& G: u- Q  f; U6 V$ e- k6 `2 d2 x
另外我查看各管子的工作點後，計算發現NMOS的Kn（即unCox）竟然有400u，而PMOS是58u(符合我查看模型文件的估算值)，兩者之比達到了6倍之多，遠非2~~3倍的關系。不知道是模型還是其它什麽的原因，這是否正常。
$ T& b1 \+ z( u
/ R. K  X: |$ ]6 `7 S5 S至此，我認為應該是我剛開始查看模型文件時Kn估算錯了，於是重新手算NMOS的W/L，可是調整發現增益還是在20dB左右徘徊。! Q8 ?3 P8 x: K3 g* w: e5 b
) l9 U1 U/ E" V! I3 k/ }  e
然後重新計算調整，結果還是很失望，增益就是上不去，反反復復，我都要抓狂了。
) A  X' w. S! c% C& e
/ y0 D3 S; Z: M/ y- l, D自以為兩層的折疊運放是很容易調試的，可是這些天的辛勞沒有换得一點進展，真是憋屈得要哭死了。
/ D( U: s: Z. l# Q: @" p) J4 T" E8 D) m* K% J: V* K
還請各位前輩幫小弟看看，我的問題到底出在哪�了，是不是我犯了什麽致命的錯誤。期待前輩指教。/ b# g8 w& D. @, S" Q% w4 x
) u6 Z( x0 t* Z! ?6 x- v" t
[ 本帖最後由 sumig 於 2008-10-28 02:18 AM 編輯 ]
作者: finster    時間: 2008-10-28 12:48 PM
你的gain值昇不上去,我覺得可能是因為bias電路的緣故* Y+ Z! z) M! i! a% Q5 I/ E' Q( z1 x
誠如你自己所言,二層的high swing cascode bias會很好調,相對的其所產生出的bias voltage也比較OK,但若是用到三層的high swing cascode bias,視必要壓縮到各個PMOS/NMOS的工作電壓範圍,而且,也會間接限制住folded-cascode OP的gain和phase margin
' t9 |. c' E" t" S: _& R/ L3 c1 l* a因為你的bias電路限制住可以工作的電壓範圍,故而使得folded-cascode OP的gain值也被限制住
作者: semico_ljj    時間: 2008-10-29 07:47 PM
"但是我打算所有管子溝道都采用最小尺寸以減小寄生效應（自以為在當前工藝水平下對最小尺寸的應用不再那麽嚴格），所以不能通過增大WL和減小ID來提高增益",不是很了解，一般做模拟，特别是最上面的PMOS和最下面的NMOS的都取得较大，中间的L可以适当取小一些，这样Gain'和PSRR都会好一些！
- J7 u3 ]; ^* z1 ?% B# y* E4 i还有我觉得你的BAIS确实没选好，要再仔细算一算！
作者: semico_ljj    時間: 2008-10-29 07:51 PM
如果还是没改善的话，建议你把带W/L的图贴上来，帮着看一下！Gain我想50∼60DB应该是没问题的！
- P- j3 j, [# {9 J还有你的N迁移率达到400了，很大啊，TSMC都没这么高啊，有算错的可能吗？？！！呵呵！P的60左右差不多！
作者: semico_ljj    時間: 2008-10-29 07:52 PM
还想到一点，N的到了400很大了，迁移率太大不好，会更早发生速度饱和现象，所以一般厂家不会把这个值做的太高的，你有可能算错了，我觉得300一下比较正常！
作者: sumig    時間: 2008-10-30 02:45 AM
謝謝semico_ljj前輩，看了妳話有種醍醐灌頂的感覺，真的很謝謝妳詳細耐心的解答
) K! g. N4 u4 f4 F: a0 {/ v( V" C2 f2 q$ q& e3 ^% |2 h% o. ~+ S. I6 F
小弟初次做Folded-Cascode OTA，對于各個管子取值沒有任何的經驗，手算的值估計偏差也挺大的+ V' g# T# _+ Y' i% P" P, F% m

" x9 T9 R' j4 Z2 Q* x) T$ g$ ]我先按照妳說的調壹下，如果不行就把圖發上來，請前輩看看7 u% A; C% N/ ~: N

7 V4 p, Z5 p! ~8 o$ t我今天剛把壹個兩層折叠OTA的管子的寬長放大了兩倍，然後增益達到了35dB，可是帶寬下降的很厲害，寄生太嚴重了，是不是我寬長比太大了
+ S7 H# @) E% }$ F: w4 ?3 N3 Q
" R1 s1 O& M; Z; s+ L8 z& c& ~1 T' s我Bias Circuit各支路鏡像的電流正是我想要的值，然後我按照比例關系得出OTA部分的W/L，沒有考慮偏置電壓的東西，這樣子可以飽和，就是增益很低
! `! T( O' Z9 d# h% m
8 T, C! ]* B5 U3 S: _5 u/ O我感覺自己犯了致命的錯誤，具體說不上來。 還有，我的工藝是SMIC 0.18um 3.3V
, t4 t+ c$ z( \* Y- m7 Y
/ Z2 T+ B/ m  J% O7 {[ 本帖最後由 sumig 於 2008-10-30 02:49 AM 編輯 ]
作者: semico_ljj    時間: 2008-10-30 10:54 AM
“我的工藝是SMIC 0.18um 3.3V”P的迁移率50∼60，N的不会超过200的，我指的是3。3V的器件，因为他们采用的是厚栅氧!1.8V的器件会大一些！
作者: semico_ljj    時間: 2008-10-30 11:17 AM
呵呵，手算了一下，1。8V的器件NMOS的迁移率范围是在350∼400之间，是很大。以前没注意！
作者: sumig    時間: 2008-10-30 05:37 PM
[attach]5508[/attach][attach]5510[/attach]+ A7 A% Z' \( f2 ?
繼續向前輩們請教，小弟感激不盡5 H+ Z* G6 m8 [" `) _
3 P; m& \! e, d1 k. ?( {
這是我偏置電路中一個NMOS的工作狀態4 c7 g$ r+ D, R" M
  M7 `/ S1 e# e0 _5 P  u
可是Vgs-Vth>Vdsat，按照前者計算的Kn是140左右(符合從model計算所得)， 按照後者計算的Kn是372左右，調用的是n33和p33的管子. n9 c5 f% U# {9 E* O. L% y# e
( J2 }7 V% E3 C
所以曾經在這個問題上困惑了，一值把Vdsat看做過驅動電壓（哭死），現在看來好像是錯誤的，應該拿Vgs-Vth和Vds作比較
& U* `* ^6 D2 }. f, c2 Q6 z3 H, I5 B. R! p
請問前輩Vdsat實際上是指的什麼值+ P$ }8 ]0 u0 T. v
6 }0 X+ `3 s+ P- L
還有另一個圖是我的輸出波形，電路在啟動好像不穩定，我此時的負載是2pF，然後不帶負載進行模擬時，還是會出現這種問題，似乎是管子寄生太嚴重了% i& Z- G; F, C  q; m) i( u
" E# k' i6 q7 p8 ~. L3 X
[ 本帖最後由 sumig 於 2008-10-30 05:41 PM 編輯 ]
作者: semico_ljj    時間: 2008-10-30 08:40 PM
是用spectre仿真的吗？这个简单便捷！NMOS所谓工作在饱和区是指Vds>=Vgs－Vth，Vds<Vgs－Vth时，我们称之为线性区！从贴的图来看，Vdsat可能是指Vgs－Vth的值，当然这是一阶表达式，在level49里面（即仿真里面），是多阶的！
作者: semico_ljj    時間: 2008-10-30 08:41 PM
还有一点提醒，就是“三層Bias Circuit電路”可能比较难以设置偏置点，因为Body Effect比较严重！
( u* m4 U6 X/ `  ^% v. uBody Effect可以参考模拟圣经三本书，都有涉及！
作者: semico_ljj    時間: 2008-10-30 08:43 PM
如果不是特别需要，请改成两层的，这样手算比较方便！说实话，这种还真没经验！没做过！
作者: sumig    時間: 2008-11-11 11:48 PM
問這個問題已經有很長時間了哈，有很多大大前輩的指教，自己明白了很多4 _# I8 ]# ^4 Q$ c& O2 o+ g+ a

! M; N9 T/ j/ ]4 _- W: [1 s自己經過恩多的努力的手算和調試後，終于發現了問題的所在，就是因爲我偏置電路雖然飽和的了，但是偏置點不夠合理，無論電流如何精確的鏡像比例，增益就是達不到1 J2 Z9 y* n; H7 _
# F# D3 L1 f2 n8 I( A; F% {# p, I
修改了偏置電路，然後嚴格的按比例鏡像電流後，Folded-Cascode OTA部分基本沒有調試，仿真結果顯示增Av=64dB，fu=600MHz，PM=647 A/ b9 T! a$ J

8 p" ?& d$ z% x. @正如前輩所言，偏置電路是最關鍵的，先把偏置電路調好後，按照電流鏡像比例的方法，運放部分的W/L壹下子就知道了，基本上不用再調就可以達到要求了
作者: semico_ljj    時間: 2008-11-14 09:34 AM
可以尝试Gain 做到75dB以上！其实三层cascode不实用，做为练习吧！



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2