Chip123 科技應用創新平台

標題: 高压LDO 过冲问题！ [打印本頁]
作者: wxw622486    時間: 2008-10-21 07:07 PM
標題: 高压LDO 过冲问题！
大家好，我现在在做一个高压LDO ,输入电源电压在8－16V,输出LDO 在5V， 输出电容1UF。 输出驱动电流在200mA.  运放输入使用低压5V 的NMOS.其他管子是高压的20V。) r0 C) S2 {# A+ B; W( R, k7 ]: w
问题：输入启动的时候 输出电压冲到7V左右，放电到5V要很长的时间。在加入负载200MA 时，输出正常。在驱动电流切换的时候突变电压也很大。请教高手帮忙解决解决！！$ P8 v( `6 Y( [! G/ G
我把电路图和仿真结果传上来！！& {% n0 p+ ~  ]
2 F1 h0 T# h) w$ D' i" _
[attach]5426[/attach]
! ~5 T$ V4 R" a( m4 Y[attach]5427[/attach]
  g- W6 F0 p/ J8 ^4 R4 T
2 _7 }5 [! S9 R1 `' G
4 I# s/ r2 [" A# I以下是 LDO 的相關討論:* u, g2 j( Y2 @4 |) Z
Low Drop-Out Voltage Regulators
) U/ E' q6 w% C, R0 D  bRincón-Mora 《Analog IC Design with LDOs》
1 z5 M( O7 q2 Y  e- aPMOS Low_Dropout Voltage Regulator Introduction & |$ S& s3 k" j5 p7 \1 u7 \
LCD Driver 設計術語簡介[Chip123月刊資料]1 D% s- Z% U" c$ V- [0 c
The evolution of voltage regulators with focus on LDO[NS講義]* R2 y5 o. U% U- C/ f
Design of High-Performance Voltage Regulators0 \- L: m  S4 {! b  N% T* ?- R* L
请教有关LDO的问题! J3 |9 y  Y# _  U8 ]
LDO DC-DC分壓電阻的疑問(等比例的差異!?)
1 {) u' q& g3 t9 dLDO测试( O% I3 k, S, }6 m

3 E; ?( q- ~) M6 ~0 k8 c1 k& j/ A  P

- E  Z5 C( }; h8 z$ k) i( K[ 本帖最後由 sjhor 於 2009-5-14 11:40 PM 編輯 ]
作者: wxw622486    時間: 2008-10-21 07:12 PM
基准是1.25V ,主要原因是在VFB 在开始为0 时，输出的电流很大给电容充电时输出电压达到7V ,放电时间很长 ，现在怎么防止过冲？有没有什么好的办法！！急急！！/ {# s, N* ^1 i- B
$ Q# G( W0 [1 D- ]5 c
请高手帮忙！！万分感谢！！
作者: fmgay    時間: 2008-10-21 11:31 PM
R25和C18是为了作相位补偿吗？/ r) R% j+ I1 x5 T; t5 E
启动时电压上冲是因为上电时power pmos M30处于ON状态，这会使得负载电容充电。7 u' h( y& W# l: M4 P
把C18接到电源上应该可以改善上电过程中输出电压的上冲。
作者: gimayon    時間: 2008-10-22 02:01 AM
推 POWER-PMOS 的電流加到 50U 試試
: y4 Y3 I# E/ V/ F3 d2 X我之前碰過這種問題  是這樣解決的
作者: wxw622486    時間: 2008-10-22 09:58 AM
我加大推懂M30 的电流，过冲很小了，但是怎么减少负载驱动在转换时候的突变电压，突然变大，变小，一般在60mV 左右
9 E  t2 x6 f0 v- c. @，我的在200mV,太大了。请指教！！
作者: finster    時間: 2008-10-22 01:12 PM
你這種LDO的架構我沒有見過和用過
, e' G9 O0 j/ C' ?, c$ u所以無法以個人的經驗來提出建議+ {- g/ M8 b1 d3 n$ [+ z
我純粹以我以前作過LDO的經驗和你的現象給一些個人看法
+ s- J/ ?8 \* B" {一般來說,若要縮短因為current loading的瞬間增加和減少而引起輸出電壓的突波,要從OP的頻率響應著手
6 p: N$ o, h: `" H0 ?) y這是因為OP是比較輸出的回授電壓和參考電壓的差值之後,然後將這個差值反映到控制M306 i+ l( ?$ `$ e* B4 F# i6 j
如果OP的頻率響應愈佳,表示OP處理和反應這差值的所需時間會愈短,如此一來,可以在突波上昇到還沒有那麼高時便被控制- x  F& K$ E4 y
除此之外,尚有加大M30的size和加大負載的電容這兩種作法,不過,這兩種作法都是在不更動OP的size和架構下所採用的方式( ]2 a6 v6 e0 }& V) Z' j# D
若要作最根本的解法,需從OP本身的performance著手
作者: fmgay    時間: 2008-10-22 03:43 PM
原帖由 wxw622486 於 2008-10-22 09:58 AM 發表
5 x8 w. K& m1 ?- ~, S我加大推懂M30 的电流，过冲很小了，但是怎么减少负载驱动在转换时候的突变电压，突然变大，变小，一般在60mV 左 ...

( ^# O% N3 z! G" Z1 }; ~2 e0 }; u: b0 h. j$ n" m: `& y: j1 u
减小负载变化时输出波形的过冲可以从两方面入手：
' V% D* N+ l1 i5 r' F1. 增大OP的GBW；# r5 k  ~4 ?* H( A9 C9 I# e( m3 Q' G
2. 增大输出电容；（将1uF电容换成10uF的电容；）
作者: jerryhao    時間: 2008-10-22 04:06 PM
input 6-18v output 5v!!!. such LDO really  exist. be intresting ing.
作者: wxw622486    時間: 2008-10-22 05:46 PM
我们是根据客户的要求来做的，负载电容是固定不变的，只有改变OP 的参数，我再看看有没有好的解决办法？？谢谢大家！！！
作者: wxw622486    時間: 2008-10-22 05:50 PM
还想问问几个简单的问题：/ m1 V2 A' N3 `; m( z) N* ^' M  t
1，负载变化的时间一般多大？？比如从0A到200MA , 上升的时间一般多久？？
& m1 f& Y; _% C( s; e  A2，电源的上升时间多久？？LDO 的过冲一般多大？？LDO输出恢复时间多久？？$ z/ [5 @+ O- B& U
3.如果需要修改OP 的性能》》GBW 怎么变化？？通过什么方式可以达到？？谢谢！！
作者: wxw622486    時間: 2008-10-23 09:35 AM
如果在输出大的PMOS 管和误差放大器之间加入一个BUFFER 会不会减少OVERSHOOT???很多电路加如BUFFER 的目的是什么？？谢谢！！
作者: fmgay    時間: 2008-10-23 10:58 AM
负载变化的时间依照负载类型的不同而不同，不好一概而论，而且在设计中需要考虑到最坏的情况，在仿真中用理想开关比较好一点。
: ~) X3 M6 @1 A* p3 P/ N一般电源的上电时间在ms级，ldo的过冲一般在100mV左右，输出的恢复时间和你ldo环路的GBW直接相关，GBW越大，恢复时间越短+ V- Y, O! `% ~/ `- [- O- [
增加OP的工作电流可以增大GBW，
6 `8 J1 ]/ ]# B1 ?' V另外，也可以采用transient-enhance technique(Slew rate enhancement technique)来改善瞬态响应的性能
作者: fmgay    時間: 2008-10-23 11:02 AM
以下几篇paper供你参考，希望对你有用！
作者: fmgay    時間: 2008-10-23 11:12 AM
加buffer是为了环路的稳定性。应为OP的输出阻抗较大，它和pass device形成一个低频极点，另外，输出负载电阻电容也形成一个低频极点，这样就有两个低频极点造成环路不稳定。
* b; _1 b, F6 M0 q  p5 K1 n加buffer可以将OP的输出极点移动高频，同时也是引入buffer输出和pass device产生的一个极点。3 `, k, P3 l1 K6 m2 g- @0 Z: D7 g, E4 o
只有保证输出极点为足够低时才能保证环路的稳定性。
作者: wxw622486    時間: 2008-10-24 09:03 AM
谢谢大家的帮忙，我回去好好学习学习！！1 w" J/ a% F. h- ?9 [
( }' z7 H# G! H% m  j0 I* g
万分感谢！！
作者: semico_ljj    時間: 2008-10-27 05:38 PM
原帖由 fmgay 於 2008-10-23 11:12 AM 發表
/ k2 \% ?2 h9 Z& P, z尼峖角@个低频极点，这样就有两个低频极点造成环路不稳定。2 @: u  Q3 G+ X% A
布O引入buffer输出和pass device产生的一个极点。
" k1 [& e& V3 A; [只有保 ...
/ ]9 C- r1 U: C4 K( T9 ~* w5 N2 x5 U# ~
我觉得这幅图里好像就有类似buffer的了？M78和M115就起到了降低输出电阻的作用！
作者: alab307    時間: 2008-10-28 11:14 PM
M78/M115是common source stage, 是提供gain, 並非buffer9 N3 |6 E! ?! B. G0 ^
5 `5 h9 O; n3 h
1. 這個東西的前面部分就是一個current-mirror amplifier  
) y4 m/ s9 M  V; a/ N0 `' K$ b    加一個輸出PMOS' _) Q! M( J: K! a% F/ A
2. 加大輸出電容可以防止over-shoot0 r8 P" K" n. g3 T" f( T
3. 應該如fmgay說的R25和C18可以對Power, PSRR也會好些
  ?7 S: n/ E( f2 t4 U: Q; E4. 可以並一個電容在Rfb, 就是電路圖的R15
! M# r+ R8 z; ~% C5. 加限流電路, 降低over-shoot
5 A: |  f& |  e6 m' y5 ~. ?, l- I4 U- S6. 加軟啟動電路
作者: fmgay    時間: 2008-10-29 12:45 PM
原帖由 semico_ljj 於 2008-10-27 05:38 PM 發表 4 w: d8 R( \" a( Y8 j% Y

/ K- i! h. L" n我觉得这幅图里好像就有类似buffer的了？M78和M115就起到了降低输出电阻的作用！

' _. \6 i* g1 XM78和M15的输出阻抗很大的，不是做buffer用的。如楼上版主所说，是起放大作用的。
作者: jevil    時間: 2009-1-4 11:59 AM
学写了，我们正在做的LDO也有个过冲问题，想办法中，试试各位说的方法，^_^。
作者: semico_ljj    時間: 2009-1-4 05:14 PM
標題: 回復 17# 的帖子
好像确是一个current-mirror amplifier，但是电流比例是1：1，比如M14/M115 ，M81/M78，这样有什么好处，其实并没有提供实质的增益啊！
作者: opamp1201    時間: 2013-10-31 10:06 AM
您的問題我也有遇到~正在試試看~ 有結果在跟大家分享
作者: xwcwc1234    時間: 2013-11-19 07:31 PM
如何增加Bandgap 的PSRR 呢?
作者: power51920    時間: 2013-12-3 07:44 PM
正好也有這個研究上問題



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2