Chip123 科技應用創新平台

標題: 請問flash adc後面的digital backend電路 [打印本頁]
作者: tshiu    時間: 2008-10-19 03:43 PM
標題: 請問flash adc後面的digital backend電路
一般看flash adc的paper都會介紹前面analog front的電路( ~3 U0 o" j7 A: z' |, T9 J* Y: n
對於後面digital backend就鮮少介紹" D* S' A3 e8 j( K
想要了解在6-bit flash adc中comparator比較出來的thermometer code如何轉為binary code; v  L4 M  Z7 ]' P0 j+ o* X
想請教板上的前輩有哪篇paper或是教科書可以推薦嗎
+ N( Z9 K( d# h/ Y還是有哪套軟體可以自動把thermometer code轉為binary code的電路產生出來
. y0 q3 U1 Y" X% i麻煩前輩們指點迷津
作者: chrisccq    時間: 2008-10-19 09:08 PM
有仲方法是将输出转为gray code.然后 gray->binary
作者: zenjay    時間: 2008-10-21 06:40 PM
"Principles of Data Conversion System Design"  by  Behzad Razavi
作者: tshiu    時間: 2009-3-31 10:51 AM
目前我是使用1 of n decoder解碼原本的thermometer code3 K7 r8 b! g6 ~7 B* C
再加上rom based將1 of n code解碼成quasi-gray code
) `4 {% K* N, ~% c% [# n0 z' f再將quasi-gray code解碼成我需要的6bit binary code6 T1 B- X& o- v- Q. i
但是這種解碼方式似乎速度不夠快. l- R' r, n. z7 ^2 W* Z  d& F
請問還有其他較快速的解碼方式嗎
作者: e2000    時間: 2009-4-8 01:43 AM
你要去看碼論這類的書吧，不然光用猜得好像要很久才有答案呢，通常不都是由溫度計碼轉成二進制碼嗎?
作者: bwc0813    時間: 2009-4-23 04:47 PM
原帖由 tshiu 於 2009-3-31 10:51 AM 發表
2 X- \3 q5 w: H/ ~目前我是使用1 of n decoder解碼原本的thermometer code% S' [% c! J$ I7 `4 x6 L- n
再加上rom based將1 of n code解碼成quasi-gray code, O/ W7 W$ Z3 L6 k" l
再將quasi-gray code解碼成我需要的6bit binary code
( G8 R/ o. P; \) ^: B. w但是這種解碼方式似乎速度不夠快) H- \+ @( [: z( A% W5 e! s
請問還有其他 ...

" G% O  O) s) }" b關於"此解碼方式速度不夠快"這論點應該以latency會變大來解釋會比較恰當。
* @7 L- e  Y- j" S1 Q# g* r: W以flash ADC為例，其速度快的原因，在於每個clock cycle(即1/sampling frequency)都可以進行一次對輸入信號的量化(quantizaiton)工作，同時也可以提供一組新的output data。但這並不代表，此每筆新的output data就是前一個clock cycle所得到的sample data的量化結果。: A2 h7 _- g& w+ F; H& _/ q" q

6 k' w" q% W5 O7 K7 G, u  m舉例來說，假設目前的input signal被sampling clock取到某一個輸入電壓令為S[n]，並進行量化工作(comparator array工作 => analog to digital conversion)。) Q6 d9 s' P: v- }5 B; I
當下個sampling clock來臨之前，若此flash ADC已將S[n]轉成D[n](此D[n]為output data，且為binary code。)。9 E+ ?4 F4 W* t0 v2 f/ [
則我們說，此flash ADC的throughput與latency皆為"1"。  B# b0 ]4 o' R! U% t6 W+ X8 O, b
同理，若S[n]轉成D[n]需要經過3個clock cycle才能完成，此flash ADC的throughput=1，而latency為=3。
6 |- f; |4 T; {) G3 m8 s
, f( @: w$ o6 g$ N因此，即使thermometer code->1-of-n code->gray code->binary code需要進行三種編碼過程，只要將D-type flip-flop插入其中，進行適當的分配(combination logic若propagation delay > 1個clock cycle, 則可插入D-type flip-flop將combination logic切割成數個區塊進行處理.)其實並不會影響flash ADC throughput。
/ e# k1 B  t' }2 U- T
0 _; _4 U5 y9 M除非flash ADC是用於回授系統,故對於過大的latency無法接受。(假設，flash ADC是用於回授系統(例如:sigma-delta modulator, 一般僅需4bit Flash ADC即可.)，通常要求的解析度也不會太高，故encoder的proppagation dealy不會太長，是可以以滿足lateny=1的要求。)
% A2 E8 ?" O. C% a: Q& B; }3 L- N' M2 m  f$ `
通常一般的通訊系統中，ADC只是作為analog front-end與digital baseband之間的一個串聯的資料轉換介面，故對於latency>1是可以允許的。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2