Chip123 科技應用創新平台
標題:
關於PLL的頻寬
[打印本頁]
作者:
adamsnet
時間:
2008-10-10 11:19 PM
標題:
關於PLL的頻寬
我看書上說
7 ]; O( T8 ~- N5 `2 ?
"迴路頻寬太小則迴路反應慢"
* `% H# a1 D3 v* {) y( `9 C
我想不透這是啥意思...QQ
8 [! O0 @! [* z( C J" k
, y! x! f/ ?8 y) Y
以前學的頻寬應該是定義w3db(high) - w3db(low)
4 d: V+ x, e" W/ O7 P) U
所以直觀就是操作範圍要在頻寬內
2 M4 f+ K* H" v( a1 ^8 \# |4 P
但最近看了一些書
' R1 [$ l) x( z. h# B' T
有點搞混
; h/ {, m7 F; X7 m8 N
想請問各位頻寬有沒有代表啥物理意思
4 B- _+ A4 e- w& Z7 {
(ex:追的速度快之類的)
2 {2 g) X& N' ~6 y/ X9 `
感嗯
作者:
layoutarthur824
時間:
2008-10-11 03:54 PM
標題:
ㄎ
迴路頻寬~~ 要看電子學 迴路頻寬~~ 要看電子學
- \3 Z/ Y+ ^+ ^- t, z+ Q5 G2 M
這樣教你 你才比較懂 你先看看書 我之後再回你
作者:
apiapia
時間:
2009-1-7 11:09 PM
迴路頻寬小，迴路反應慢 也會造成鎖定時間變慢
, V5 Y. C; ?" f4 h2 l( }
但此得到的優點是得到較低的phase noise
作者:
nesty.tseng
時間:
2009-1-9 02:57 PM
對PLL來說,
4 r- v" s0 F" r- O: b) c% {
頻寬大 -> lock快 -> 但是jitter較大
( A- p1 Y* U0 r- i4 b
頻寬小 -> lock慢 -> 但是jitter較小
作者:
Sgw
時間:
2009-1-11 08:47 PM
感謝樓上的分享!!原來PLL的頻寬有這樣作用，先前我也是不知道呢!!
作者:
jinwar
時間:
2009-2-3 04:02 PM
所以說這是設計PLL的trade off.
, S5 l: Q C9 k: I: f0 m
人人都想要jitter小, 但又Lock快的電路.
作者:
BIJM
時間:
2009-6-12 01:39 PM
標題:
這就是PLL的精隨阿!!
讓小弟我來稍作說明一下!!
" j0 U, ?& C1 N: o
+ G2 J: ~. B& S* X
Type2的PLL基本上就是靠PFD將相位差偵測出來,然後藉由charge pump(CP)電流對迴路濾波器(LPF)充放電
; h+ B+ G- b2 y" L$ Q
2 O! M3 P; s; ?( L+ n% I
所以重點就是..迴路每一次修正的速度就會和CP電流與LPF值有絕對的關係
' r- |( d' C& E& A4 a+ J V
! @! t5 a7 H* I2 s2 J- P8 {
而LPF值是藉由整體系統穩定度之分析所得來的,因此才會有人探討BW對於系統之影響...
0 i5 e- x" @; U# X+ F2 W+ p i
0 P4 W3 v; J! _' z9 ^6 x6 j, L
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
9 U+ i8 o/ r' Z# k3 }
% n' A1 Y: J' `4 _# r+ [
用一個推導過後的簡單關係式來看 -> 迴路頻寬和迴路濾波器的電容值成反比(very important)
/ b' c- |$ X& A, q! s
* j' P6 Q. u4 X7 S# ]- k# m8 d
1. 設計時若取"大"迴路頻寬，計算出的濾波器電容值較小，在電流量一定的條件下，每一次充放電的位準增加較快;
6 a* {# ?: H' c: o9 Z
+ P7 O! J6 |# z! ^ ~4 C. @
2. 設計時若取"小"迴路頻寬，計算出的濾波器電容值較大，在電流量一定的條件下，每一次充放電的位準增加較慢;
/ G% {. g; n6 X% |$ m4 a
^' f/ k. R: D/ f d- e# f0 I2 P6 s
以簡單數學式來看 :
大BW時為I*小C=大V(一次變化量大) ; 小BW時為I*大C=小V(一次變化量小)
& k6 @- G9 T6 v/ E
8 E1 h- @& W7 I- {' W
由以上關係式又可得知 : 大BW時修正變化量大，所以很短的時間內迴路就會穩定 ; 反之小BW濾波器值很大的條件下,電菏幫浦對大電容來說其每次只能產生一非常小的控制電壓變化量，所以鎖定時間會拉長
$ e% b6 [8 ^5 v# _5 s$ d
; l' K) a9 u3 q+ V4 Z8 C5 W
總結 :
9 v1 E1 S8 y$ T7 e0 m: g; Z8 U3 ]
% j/ X' n- {" q# h0 Q. Q7 I0 S: h
大迴路頻寬 -> 較小的FILTER SIZE ; 鎖定時間快
* i8 K1 u; T+ b* Y# o3 ^9 @/ h0 o
+ e* J" Q: d. v/ B; t
小迴路頻寬 -> 較大的FILTER SIZE ; 鎖定時間慢
& \% _8 E* |% u; K
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
* B" z+ V1 E4 z& \ K/ O
% b+ h+ r0 T7 B, i
但在抖動方面沒有一定的定論，因為你要看NOISE是從哪裡來
) H3 z. @/ y9 E5 h8 S: D
$ j8 A: b3 V( m; x: X" D+ }+ D
1. 一般來說，若當系統的輸入訊號有較大的抖動時，如時脈與資料回復電路的應用，則此時必需選取一個較小的迴路頻寬，因為整迴路可看成為低通濾波器，若你迴路頻寬設定的越小，將可抑制越多輸入的雜訊
" `- a7 s% ]0 ]' Y0 ~/ z
& V7 O8 O; S8 C- V
2. 但是若系統要求一非常穩定的輸出，如頻率合成器的應用，則迴路頻寬就必需設定稍微大一點，因為電壓控制振盪器為一高通的特性，頻寬越大，將可以抑制越多高頻的雜訊。
4 {- s- y C! q; S! y% k# v/ `
6 ?: F# z: P& F; X
因此在設計鎖相迴路或是延遲鎖定迴路時，如何選取迴路頻寬值是沒有一定的答案，
1 x: o V, Y7 _: g4 b y$ A
+ V+ {% \+ j ?6 ^: Z
迴路頻寬和系統的抖動、鎖定速度、迴路濾波器的值..等等都有密切的關聯性，要視應用而定
+ y2 r# m% j+ V! K
4 q1 K( ^* b; \6 X6 s( ]0 j! f/ |0 L5 X
以上為小弟之淺見,若有問題再一起討論囉!! Good Luck~
作者:
garyinhk
時間:
2009-6-12 04:17 PM
瓦，很多內容，謝謝各位大大~
6 h' q6 ^" `2 E. P* q. t9 \1 Z
謝謝~對於pll我是一個starter,原來有這麼多的講究和奧秘~
作者:
jesseyu
時間:
2009-6-15 11:42 AM
Very good answer, I've learned a lot
作者:
pk741214yhj
時間:
2009-6-18 11:40 PM
B大好厲害喔~!!!
9 }6 m) m/ I5 V+ d' }; j& V/ S& ^9 o
超感謝B大的講解~!!!
. A J3 ^5 P) e- H5 W! _
剛好跟大大有著相同的問題~^^
作者:
brooo
時間:
2009-6-19 01:14 PM
謝謝B大的解釋
9 P+ @0 J% K0 h
1 v! a1 v$ t8 T. w3 C' @( l
最近也是在想這些問題
+ k" P9 J' i7 z9 l/ x( R: J
" ^) F, r2 l7 c, B# I1 [
但是沒有像七樓大大這樣完整的思考
作者:
analogsword
時間:
2009-6-23 05:08 PM
谢谢上面的解释
8 U& A& u: p+ Y
真的很详细 透彻
: h: ~. ^) x* s9 D2 ?& H# R3 t
谢谢了
2 e; Y' E3 J! t2 z* N; B1 ~$ u2 Y8 o
作者:
gyamwoo
時間:
2009-7-13 04:04 AM
建議你看書中對於PLL 鎖定時間的推導公式。你會發現鎖定時間確實在式子上是跟頻寬反比的。
作者:
roman123
時間:
2009-7-24 01:37 PM
感謝大大的解說和提出，最近正朝向這專案邁進。
作者:
deltachen
時間:
2009-11-24 02:50 PM
Very good answer, I've learned a lot
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
感謝樓上的分享!!原來PLL的頻寬有這樣作用，先前我也是不知道呢!!
