Chip123 科技應用創新平台

標題: 請問op的一個輸入端接地為0電位，另一個輸入端電壓卻不是0，主要是什麼原因造成? [打印本頁]
作者: bancroft    時間: 2008-9-24 11:41 PM
標題: 請問op的一個輸入端接地為0電位，另一個輸入端電壓卻不是0，主要是什麼原因造成?
最近設計一個op，增益可以到89dB，
8 i$ @! [9 e7 \1 a. Zphase-margin差不多70度，
# }9 Z* A3 {, T! }) Q+ N0 n不過-3dB頻率還不到1KHz，. C1 j8 l7 v& v, w* B8 k* l8 v
接著我就去模擬此電路其它特性，/ i* j: r/ {9 v9 @, Z. H, F! m
當我把op的正端輸入接地，接地端電壓設為0
2 }! H& `5 F2 }4 t然後去看此模擬結果，負端的輸入端理論上應為0) ?0 y% J4 m- {2 V  d5 b1 p6 n; l3 Y
不過似乎大約是0.6v，
. `: M( K) `4 _+ L0 q# Z: ?8 B會造成op兩個輸入端無法有相同電位的主要原因是什麼?9 p, y& D: a/ C* b( o, i
應該朝哪個方向去改這個op比較好?
3 n; B7 a5 j" d8 \8 e* W3 s/ a2 g4 d, N5 L  K
麻煩各位了，謝謝。
作者: ukyo    時間: 2008-9-25 09:42 AM
因為MOS沒有工作在正常區域，
: {! x3 w  b/ l5 v0 E$ o9 B所謂接地的意思，並不是真正接到地
" y( ?# s3 \2 ~" F. y而是接到你的共模準位
6 Y. \$ {' Q! |3 _2 d* k  Y" g（例如VDD/2）
作者: ukyo    時間: 2008-9-25 09:43 AM
另外，OP的虛短路特性是建立在「負迴授」上
# s0 F+ g/ }# K5 G/ _: E: d如果你沒有接負迴授，當然也不會拉在一起囉
作者: yalon    時間: 2008-9-25 10:02 AM
換言之...! W7 i& E' H( F6 P7 y$ O$ n# B- J
如果你的 OP 輸入端為 Vth = 0.x V 的 nmos ,
. M0 P2 Z  G/ R你給他 正單端為接 gnd.  
6 R# G9 P- d8 K6 d3 z這輸入端  操作在 -off-
& b- p; F$ J+ I* U1 }# z$ d7 J那你的 op 當然不在正常工作範圍囉.
0 K- y% R5 d% {. C" Z3 J
7 }( M% h2 A/ W4 N) v: q3 b! L你再看看.... 給個 ac ground 的電壓去 sim 看看.
* L: r" a7 I+ G& p; W  {- A- K' u7 X; @# E+ S" v
加油 !!
作者: semico_ljj    時間: 2008-10-29 09:14 PM
可能零点不是共模输入范围吧！输入是NMOS管吗？PMOS的话输入范围包括0（gnd）



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2