Chip123 科技應用創新平台

標題: 请教关于PLL的一个问题 [打印本頁]
作者: lynker    時間: 2008-9-22 10:54 AM
標題: 请教关于PLL的一个问题
最近工作闲暇的时候想学习有关LL的知识，刚开始有些迷惑，碰到一些想不懂的问题希望大家指教。0 l6 x1 D! ~7 t9 b0 L" Y
Razavi <<Design of Analog CMOS Integrated Circuits>> 第15章 习题15.5 2 O" [3 x2 l' L
采用异或门做鉴相器的锁相环电路，如果KPD*KVCO的值很大，那么该锁相环将锁定在Φin-Φout=π/2，解释其原因。6 b3 C3 B3 \7 v' j7 ^+ ]
附件是习题的答案，我想问的问题是为什么VPD会在KPD*KVCO的值很大的时候会向纵轴下面移动呢？' ^8 q6 y* E. h4 g" {

0 u1 |( d6 G3 e; B! \[attach]5122[/attach]
作者: frankiejiang    時間: 2008-10-14 06:43 PM
因为VCO的控制电压很小，从FD的特性图中可以看到，) t+ b* |. h* G8 ]4 ]' P) A
最后会锁定在90°附近



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2