Chip123 科技應用創新平台
標題:
關於IC下線的問題
[打印本頁]
作者:
z753951
時間:
2008-9-17 11:39 PM
標題:
關於IC下線的問題
小弟我目前剛進入xx大學研究所,剛剛才接觸RFIC這個領域,因此有一些問題想請教各位先進:
3 e I. L- o' _3 Z# F7 M# h
1.假設我的電路做好了萬全的準備,也就是除了Design&Layout之後,若是我想要跟CIC申請下線,需要做些什麼樣的驗證流程?
! z! m( }" z% I0 C) [" s1 |
就我已知的有DRC,LVS,還有剩下一個叫做Post-sim嗎??
% B% R' ^9 O o6 J) A1 N
2.承上題,假設post-sim是正確解答,那麼該用什麼樣的軟體去做呢?Hspice?還是其他軟體呢?有哪些軟體可以做這件事情,尤其是小弟我又是走RF方面的,Hspice符合需求嗎?
+ h! j) j) K- d7 l; U- ?9 {
* K7 f- w- x$ n3 U& n
感謝各位耐心回答的學長學姊各位先進,小弟在此下跪感謝了
作者:
hyseresis
時間:
2008-11-5 06:25 PM
標題:
現在在CIC tapeout 一定要做post-simulation
1.沒錯,現在CIC規定都要做POST-simulation就算你是做RFIC的,RFIC post-sim的方法,CIC上有一份文件可以參考,你要用自己的帳號去download下來,其實整個tapeout流程,CIC的文件都寫的很清楚,要看仔細喔,以免被打回.
: U+ u; r+ a( B, L
2.如果是Analog circuit,是可以用HSPICE做post-simulation,就淬出寄生RC值,在run一次而已,但是RF的就要考慮走線的電磁效應,所以有些人適用ADS,有些人是用SPECTER.
! ]3 K$ r+ n7 r* S! E. f; K
供你參考...
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
