Chip123 科技應用創新平台

標題: OP 设计rail to rail(I/O) 高slew rate 高GBW 设计 [打印本頁]
作者: wxw622486    時間: 2008-9-15 06:30 PM
標題: OP 设计rail to rail(I/O) 高slew rate 高GBW 设计
运放的设计—要求输入和输出 rail to rail ,slew rate 50V/us, GBW =36MHz,gain =50DB,CMRR=70DB,PSRR=80DB,输入失调电压小于10mV,输出负载电阻 10K,输出电容在10pF静态电流最大750uA（无负载条件下） ，输出的最大短路电流在200MA。5 l% O& Y3 N6 Q$ C3 U

9 ~& [4 Y4 L" r. I以下是 Rail to Rail 的相關討論:
, q% X  n3 J* t5 n) R3 x对于rail to rail运放问题 - Y- B; _" V5 |) ]# ^5 V& |( S
Rail-to-rail input and output amplifiers
& C+ L5 u8 Z( D/ W4 O/ y* _* w- m5 q3 Q4 N) }7 \$ N" t* K

0 d' q! p1 R% z
/ F9 z1 c) |: s0 @[ 本帖最後由 sjhor 於 2009-3-17 06:18 PM 編輯 ]
作者: wxw622486    時間: 2008-9-15 07:06 PM
下面是电路图，请高手给看看，结构是否正确 ，但是电路整个的静态电流（无负载）太大在2m A 。大家给点建议，谢谢！！急！！
作者: wxw622486    時間: 2008-9-15 07:08 PM
电路的 仿真结果很差，想请做过的高手指点指点。
作者: wxw622486    時間: 2008-9-15 07:12 PM
仿真的结果 GAIN=90DB ,GBW=18MHz,CMRR=100DB,PSRR=100DB ,SLEW RATE =20V/us ,静态电流在2MA(无负载），太大了。短路电流在150MA .PSRR,CMRR,GAIN 都符合要求，SLEW RATE ,GBW ,静态电流不符合要求，请高手指点指点！！！
作者: poseidonpid    時間: 2008-9-15 07:52 PM
靜態電流主要是由class ab的控制電路所調整，所以可以在這方面著手~~
作者: wxw622486    時間: 2008-9-16 11:45 AM
是这样的。但是我是按照 CLASS AB 的结构设计的，原理也知道，但是仿真的结果不对。
) {8 J+ f$ @, M9 ?" p5 e/ Q) X相差很大。
作者: LGHHUST    時間: 2008-9-17 10:10 AM
原帖由 poseidonpid 於 2008-9-15 07:52 PM 發表 + ?' D4 G) K# x$ `, M$ G
靜態電流主要是由class ab的控制電路所調整，所以可以在這方面著手~~

/ Z0 H0 a- s  K對的，感覺是妳的AB類輸齣控製柵極電平不太對，而導緻輸齣靜態電流過大。
作者: wxw622486    時間: 2008-9-17 01:03 PM
楼上的兄弟，应该怎么调整呢？？可不可以给点建议！！谢谢！！
作者: finster    時間: 2008-9-17 11:36 PM
我稍微看了一下你的架構和電路
' N( J1 G0 V. o這個架構的OP我有用過,不過,因為我們的規格沒有你們這麼高速,我們在意的是電流消耗,所以我當初為了調電流也花了一些時間
; {3 ~$ Q& \' H7 A% W看了一下你的size,我覺得你的第二級PMOS和NMOS的size還蠻奇怪的,也許你是為了Gain值的考量而作出這樣子的size
+ F/ n0 E# ~0 P+ F* t
% r$ E' p0 D* I, @: s* X2 {給你幾個我個人在設計時的建議,第一級的IP和IN,以及vb5和vb4建議用high swing cascode bias 電路來作會比較好,如果只是用current mirror來作的話,會受到一些Vt的限制,用high swing cascode bias會比較大範圍的可調空間與gain5 U- b) j% O2 k2 l0 n& ?
想把電流往下降,第二級的PMOS的size可再往下調(我是指M值),但需留意gain和phase margin兩者的變化,而且,通常我不建議上面兩個PMOS都用同一種size,一般來說,上面的PMOS的Length會比下面那個PMOS的Length大約3~5倍左右,然後Width會採用同一種size,而且,這兩個PMOS的size要和high swing cascode bias的最後bias voltage要儘量是一致的size
. i6 I+ _4 o# P1 H你的第一級op的bias current可再往下降一些
, d8 Z8 i+ s2 Q. Y3 ]我個人覺得你的規格要求還好,並不會太難達到,不過,需要留意一下bias電路和OP的size搭配,另外,要怎麼調到符合規格要求,實際調size並看每一條path電流,然後讓每一個mos都在該為的工作區
作者: wxw622486    時間: 2008-9-18 09:32 AM
谢谢指导。但是我还有个问题，比如设计这个电路的步骤是什么？我最大的短路输出电流在200MA,这个根据什么设计？？比如我的PM在60度，GBW=GM/CM ,GM是输入跨导，CM为补偿电容。SR=ISS/CM  ISS 为输入管的尾电流，根据CL=10PF,开始定义CM=2PF,根据这个我计算出输入管的W/L,ISS ,我的，问题是在CASCODE 的偏置电流如何定义，提供FLOATING CURRENT 的CLASS AB 的偏置电流如何定义，和输出管子的尺寸如何定义？？请指教？？: @3 ], K( B& c" @0 X/ b
0 P7 Z! f# Q' V! `! ^+ G
CASCODE 中的过驱动电压定义在多少，200MV,300MV??我用的是UMC的高压工艺，电源电压在8－18V,静态电流的大小是在没有负载电阻和电容的条件下，输入的VIN-=VIN+=6V,VDD=12V,看输出的VO应该在1/2VDD的电压范围内才有效吗？？
作者: wxw622486    時間: 2008-9-18 09:38 AM
再问一个问题：CASCODE 的PMOS ,NMOS 的source 和 buck连接在一起吗？？还是我的工艺支持PWEIL  和 WELL 的 工艺。( L1 G/ W) ?4 e
请懂的 高手指导指导。。万分感谢！！
作者: finster    時間: 2008-9-18 11:57 PM
繼我前面所言,這個架構我用過,工作電壓是6.5V~13.5V,設計的gain值約在50dB左右,電流消耗大概在7uA在5種corner+高低溫變化+input voltage在0V~13.4V的所有情況,我們的要求是要低電流,所以gain值和frequency就相對被壓下來5 e' D9 c( E; X% ^# G0 G2 Y, x

% L; [4 u/ s/ E一般我在設計OP時,都是先設計bias circuit,然後再把bias circuit + OP一起作模擬和調整size
' `. z: F+ H, H% ^+ ^; I
% l4 a5 _/ a) \* J' j" x& e至於你問到的幾個問題,如最大短路輸出電流為200mA,這是你的規格要求,所以,當你設計好OP時,把output接到ground,然後觀察流到output的電流有沒有超過200mA,這是你的規格要求,所以你的電路就要設計到符合這個樣子的測試條件,若你問這是根據什麼來設計,因為你的規格是這個樣子訂的,怎麼達到這項規格,當然是調整op的output stage的size
% `1 m" @+ R- l  w1 q
8 K5 r6 A3 R0 q你還問到cascode的偏壓電流如何定義,folating current如何定義,輸入電壓的range如何定義....,說真的,這些很難回答,就以我在業界工作來說,我們的工作是依照規格把電路設計出來,同時電路要完全符合規格,我們的工作在設計出電路,當然,教科書都會介紹說明電路要如何設計,要依照公式然後設計出所有元件的size,但,這只是一個方向,一個指引你設計電路的起頭,真正在設計時,卻不是這麼一回事,因為書上介紹的公式是讓你有所依據且知道元件的特性為何,並可以用數學來表示,但在設計時,所有元件的特性,如u,Cox...等都是依照製程廠來提供的,每個元件在不同的電壓,process corner,元件的接法和寄生效應...等等所衍生出來的式子並不是書上那一兩個公式便可涵蓋說明,書上介紹的是基本知道,我個人覺得電路設計是利用書上的知識再加上經驗累積而從事的工作,不同的電路與應用有不同的考量和設計技巧與考量,很多電路都必需依照不同的製程來作不同的思考與電路設計,書上的公式與知識是死的,從事電路設計要活用這些死的知識與公式
5 s$ p2 {/ J7 p% ^2 f" i/ K$ a( g若你問cascode的偏壓電流如何定義,folating current如何定義,輸入電壓的range如何定義....,很難有人能夠回答真正的答案,因為不同的應用有不同的答案,有些經驗的電路設計只能從不斷的失敗經驗中累積,這些,書上不會教,而且也無從教起,因為case by case,如何活用書上的公式與架構,才是電路設計的重點,而且,書上提到的公式,有些並不能真正地運用在電路設計上,誠如我前面所言,所有元件在不同電壓,不同製程與溫度下,書上的公式真的無法涵蓋到所有情況,要觀察這些惟有從模擬的波形來推導問題所在,size該要如何調,要往那裡調,每個元件的相對作用與關係為何.....等
9 c8 y! E0 {* v. |6 j' M3 O/ K4 S  g/ g& L, \
從事類比電路設計真的需要經驗的累積與不斷的把書上的死架構和公式活用在真實的電路設計上,也許你並不會認同,但,這是我從事這行7年來所得到的目前心得,作類比電路設計,真的很不簡單呀
6 k0 ]  w9 G* C) C& ]) J  |/ w4 W, r, M+ ^# Q
[ 本帖最後由 finster 於 2008-9-19 12:06 AM 編輯 ]
作者: wxw622486    時間: 2008-9-19 09:55 AM
首先很感谢你，耐心的回答我的问题，你所说的经验＋知识的道理是对的，我也完全赞同，谢谢！！！！
作者: wxw622486    時間: 2008-9-19 09:58 AM
对于OP 的设计希望您再给我一些指导！！不是具体的，比如你在设计运放时的步骤，哪些需要特别注意的。如果电路中有的规格不满足要求，如何调整。谢谢！！！！是不是我的要求太多了呢？？请不要介意，对于我这样一个刚开始设计OP 的新手来说，希望有一个很好的老师指导，这样成长的才会快点。
作者: wxw622486    時間: 2008-9-19 10:03 AM
我昨天仿真的电路图和参数，只有SR=25V/us，-3db=25.4MHz,其他指标都OK ,但是要求的SR=50V/us,-3db=50MHz,请高手再指点指点！！！
作者: finster    時間: 2008-9-22 06:11 AM
output的SR要高的話,那只有把最後一級的size給加大,因為SR參數的決定值在於loading C和I這兩個參數6 r$ S) |2 E, Y. y% a0 c
不過,這樣一來,你的最大的短路輸出電流在200mA可能就需要注意一下
3 U% l- p3 c$ n: _' v: k9 ]
/ {  j9 Q# S! C2 F: k至於另外一項參數,-3dB要大於50MH,這項參數有兩個決定值
/ a3 f' T+ f& d5 O6 J一是你的補償電容C,因為補償電容是為了讓你的OP的phase margin能夠大於45度以上,故而,在容許的條件下(phase margin),調整補償電容C可以加大-3dB值,不過,這個方法的效率會比較差一些,因為這是將你的bandwidth調到在phase margin在大於45度的方法,所以,如果你本身的bandwidth不夠宽時的情況下,這個方法便不可行
2 [, P$ S  r* v( ^" j另外一項決定-3dB的值便是你的bandwidth,一般來說,gain值愈高,其bandwidth會愈窄,若要有high gain和大的bandwidth,那就要把各個path的電流再加大(最主要是第一級和第二級電流),至於要怎麼調,你自己試試看吧
# g! ?+ ^, j4 X- h" a2 L" H: K7 i3 m) z: \2 f% O) k  Q+ q
最後,我稍微看了一下你的偏壓電路,為何你第二級的PMOS的偏壓設的這麼低,而且是定電壓呢??
# M/ J- O6 @) Q# i: K- R* H這是示意圖,還是說你電路模擬就直接給定電壓呢??
作者: wxw622486    時間: 2008-9-22 09:21 AM
我在模拟仿真的时候就用的定电压，这和使用偏置电路的电压有什么区别？？我设计的指标是GIAN=50DB,但是我现在仿真的是100DB左右，增益是够了，SR 和-3DB，不够，所以我再仿真试试，由于我用的是高压工艺，那第二级的PMOS 和NMOS 的偏置应该设置在什么范围合适？？0 l. ~3 y$ r0 [0 H
    请指教，还有一个问题就是如何降低GAIN .增加GBW呢？？& o4 V1 f, @0 ~) N

  P$ c8 d; V, v/ c7 x6 y                谢谢！！！期待您的答复！！
作者: wxw622486    時間: 2008-9-22 09:58 AM
Dear  finster:: n; O. s' s/ j: j- f
  + i0 W1 o: l- m6 n6 c
   我通过仿真知道在相同的条件下， CAOCSODE 电容补偿（我提供的第二个图）比使用普通的miller 电容补偿（第一个图），GBW 要大很多，所以－3DB 贷款也大很多，我不知道这样的做的理由是什么？？谢谢！！！请指点一二！！
作者: finster    時間: 2008-9-22 12:42 PM
看到你回答你一直是用定電壓來作bias voltage,這樣子的回答讓我很surprise
, }$ b: t3 @& T/ ~, @  i- ?這是因為你的工作電並不是固定值,而是有一個範圍,如你自己說的電源電壓在8－18V,故而,在8V的工作電壓,Vb5的偏壓不會是在1.8V,相對的,在18V的情況下,Vb5的偏壓也可能不會是在1.8V,而且,在不同的process corner下,這個偏壓值也不相同,所以我在前面就有提到我會先設計bias circuit,然然再搭配OP一起作模擬,不然最後整合時問題會很麻煩,所以我看到你的回答真的很surprise# q: K6 h: ^' _1 w0 @

7 [/ L( V& B% C& {/ A一般來說,使用到P和N的cascode OP,上面PMOS的偏壓大概會在(vdd-0.8v) ~ (vdd-1.2v),下面的NMOS的偏壓大概會在0.8V ~ 1.2V左右不等(PMOS和NMOS的偏壓電壓仍需看你的偏壓電路是採一般current mirror或者high swing cascode bias電路而定),而因為你是用定電壓,那表示你最後要有Vb5=1.8V的電壓來對PMOS作偏壓,而對下面的NMOS則要有Vb4=1.7V,這對偏壓電路來說,是兩個很難設計且達到的電壓# B6 L2 x6 S. f# j
) N8 z! H7 D! j0 Q+ e4 J  F' F
若你想降低gain值,最簡單的方法就是降電流,你把IP和IN由原來的100uA改成80uA,然後你再比較一下原本使用100uA的gain,馬上就可以看出它的結果,而且它的bandwidth也會變大2 j2 S4 p8 H' [# ~
不過,我建議你的電路目前要改成由定電壓的方式變成由偏壓電路給的偏壓來模擬會比較好,不然,最後仍是作白工( H( t' Q7 B+ f3 A4 p

+ v5 M$ i0 \' y& d最後,我不太了解你問到
5 S. R" R( J: E7 a"CAOCSODE 电容补偿（我提供的第二个图）比使用普通的miller 电容补偿（第一个图），GBW 要大很多，所以－3DB 贷款也大很多"
" b9 e7 m& I8 C' T% v我不了解你的問題何在' M& H6 {, }3 _* G% J9 D4 e
我前面給的建議是改變補償電容,因為補償電容的改變會直接改變-3dB的點,但,它的另外一個問題則是phase margin的stability issue,這是一個tradeoff的問題,如果在phase margin能夠維持在大於45度以上就可以有夠大的-3dB,那當然是調補償電容便足夠,若不行,那建議你還是得降低gain值或者提高電流來提高bandwidth& j3 D: R* z$ Z- D, m5 A

+ t' A  k$ Z1 _4 b" F$ e不過,所有的建議,仍是建議你先把由定電壓的方式變成由偏壓電路給的偏壓來模擬會比較好
作者: wxw622486    時間: 2008-9-22 06:41 PM
好的，非常感谢！！我回去好好想想！！！
作者: anita66    時間: 2008-9-25 06:27 PM
又上了一課,各位大大真強,還有許多直得學習的地方,不過小妹倒是一直有個問題,就是DR(dynamic range)到底是取決於哪個參數??3Q~
作者: tuza2000    時間: 2009-6-13 10:07 PM
看不懂啊圖片啊，是不是有問題？？？？？？？？？？？？？？？？？
作者: semico_ljj    時間: 2009-7-17 02:27 PM
Bias 一般要设置成具有“自偏置”效果的才稳定
作者: kimwin107    時間: 2009-7-27 08:36 PM
感恩..請多多指導..即所謂無分享就無成長..為又努力不懈地汲取他人經驗,才能更精進.!



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2