Chip123 科技應用創新平台

標題: Sigma-Delta Modulator feedback coefficient [打印本頁]
作者: milvus    時間: 2008-8-25 05:02 PM
標題: Sigma-Delta Modulator feedback coefficient
想請教各位前輩，如何實現Sigma-Delta Modulator 的 feedback係數! o1 Z7 }/ i' k
' O4 R6 x8 N  j
由附件的paper中，提出如何補償CT-SDM的方法, ?  H# J( x8 t, |  X
在Quantizer前端，額外增加了一條feedback達到補償的作用
" k7 M; u4 e* z4 I; I+ A
0 A/ A9 {. r- q( G$ o5 M[Q1]
, g& H! U7 I, w目前狀況是已經計算出我們系統所需的係數，並且以MATLAB模擬完成% a+ U  n& N! O! @( U
但是在實際作HSPICE電路時，卻不曉得該如何去實現feedback係數   
% e7 W/ B6 k+ ~+ r& m1 K7 Y6 y# m! B附圖1&2：以ActiveRC積分器的係數來說，1/RC=k *Fs；而current mode DAC要如何去實現feedback係數，又如果是voltage mode DAC呢？& N) c' A# i: P7 p& ~; S
5 C  e) m/ d6 N
[Q2]
4 O0 B& r* y/ G& m: |/ Q6 {# W另外，係數作 normalization 的原因和方法又是什麼呢？; }. J8 Z' u- L
) Q0 Y, X9 T" ~% _
--
! U0 B/ h& J. B0 o  E* z初次發言，問題很多，麻煩前輩們多多指教
8 o( T( \1 e+ i( Y" V
作者: diabol    時間: 2008-8-29 06:21 PM
你是要做產品的工程師，還是要做畢業論文的研究生1 r/ O/ Y+ P* `2 a" W5 |
    因為CIFB這個架構有點耗電耶……  當然如果你是要用來畢業的話…就沒差7 r9 @4 M+ I; ]' ]- `
    DAC current feedback 要看feedback電容有多大  9 I5 q  i) w2 n; b( Y9 R
         voltage feedback 要先串電阻到 op input
0 i. X, y0 e3 q( H   係數是在simulink時就決定的吧~~  取法見仁見智~  不過我都是儘量取"有數值比"   + H! q% Q# A/ p- Y5 P8 u9 E7 z
   到時用unit-cell match 特性會比較好  h2 `- @7 L; Q0 u5 v
    normalized 是要看你的clock是多少
作者: diabol    時間: 2008-8-29 06:30 PM
最後一級用comparator，用IDAC feedback 會有問題7 ^" h  C& ?9 _) F, n. V
在matlab simulink沒有發現嗎？
作者: milvus    時間: 2008-8-29 06:46 PM
原帖由 <i>diabol</i> 於 2008-8-29 06:21 PM 發表 <a href="http://www.chip123.com/phpBB/redirect.php?goto=findpost&pid=69560&ptid=15351" target="_blank"><img src="http://www.chip123.com/phpBB/images/common/back.gif" border="0"   alt="" /></a><br />1 O- i8 t4 o& R; i
你是要做產品的工程師，還是要做畢業論文的研究生<br />& S- P3 w* k9 T
    因為CIFB這個架構有點耗電耶……  當然如果你是要用來畢業的話…就沒差<br />
  D& `' C" d: [5 c    DAC current feedback 要看feedback電容有多大  <br />
7 w( e! N4 w' N8 h  j8 s         voltage feedback 要先 ...
<br />
* D7 L: L: Z3 N& J+ ^# {% a: d. @0 ]- s: `5 M. z
目前只是個做專題的大學生而已 =)- C" R+ A. u, g7 i* ?0 @
為了使用第一篇附件提出的 excess loop delay 補償方法，我們採用了CIFB回授架構。* J; g3 s7 F) ]  ^$ ~7 x

/ J- `# @6 B. M, B. Y" s若是用voltage mode DAC需要接上一個 Rdac 至 積分器前端，而問題在於這顆Rdac的數值該取多少？ 是1 / C*Rdac = k * fs ？  (k 為回授係數、C為積分器電容)# ?% q) r* H' p* z- J8 M+ n8 m
另外，DAC的 Vref+ & Vref- ，而這個電壓值是可以隨意設的嗎？
/ X/ k$ {( o6 G9 S! F5 g$ u" y4 w6 o0 A
normalize的部分是否有可供參考的呢？9 i! H" r% c2 `  l
目前Clock 50MHz o_o;
. B3 S, D* }4 N! J' K! L, J. P/ S3 [, [8 i
[ 本帖最後由 milvus 於 2008-8-29 06:49 PM 編輯 ]
作者: milvus    時間: 2008-8-29 06:54 PM
原帖由 <i>diabol</i> 於 2008-8-29 06:30 PM 發表 <a href="http://www.chip123.com/phpBB/redirect.php?goto=findpost&pid=69566&ptid=15351" target="_blank"><img src="http://www.chip123.com/phpBB/images/common/back.gif" border="0"   alt="" /></a><br />8 p7 y# \0 d% l) Y  {. T: O
最後一級用comparator，用IDAC feedback 會有問題<br />" E- D5 A# E! ^
在matlab simulink沒有發現嗎？
<br />  d" b' |- G7 Q

# r, G  q3 n: G* i+ p. X在matlab simulink時，只有考慮到迴路延遲的狀況$ c6 I& F' ~/ v, T# e
至於是否為IDAC，則沒有加以考量 =(
9 ]7 x* H% T: W5 x6 n+ p( w' e& C) [/ D, n: A
目前電路架構是
+ C& D) q  _- i- IContinuous-Time的 Sigma Delta，使用 Active-RC 積分器，以及 1bit 的 Comparator
9 t, `( t# G, @: E+ G4 @均為voltage-to-voltage...5 `7 n9 [$ r6 \2 r, O0 e8 @

# i2 R% b9 C: q3 E為了做那條feedback補償，傷透腦筋
4 Z2 H" u" S" u& w% B* P
! V+ G% W! g. T1 X4 g  f. F8 m[ 本帖最後由 milvus 於 2008-8-29 06:55 PM 編輯 ]
作者: diabol    時間: 2008-8-30 01:18 AM
做專題就簡單了   
: H" V" {. R- B( F  feedback 係數我也搞很久 2 [/ E6 D5 u/ U! ]3 I
  因為simulink裡的model是single ended的，但是我跑hspice3 H0 Q% x# s0 j0 Z+ I. j5 z8 k
  是用fully differential model，係數還要做修正: E/ ], ~7 K6 C1 W: ~, H
  不然就會"爆掉"  0 {! t/ N# e: G$ I# |9 c% D

% G/ \+ H4 R. E+ U$ n1. 你用hspice寫跑模擬  都是用實體電路了嗎？ 還是 model？
) S5 f( [' r) u' A' }    每個 op 的 swing 有多大  gain有多大& K9 E" \) P; P$ M$ O
    comparator切換位準是幾伏？
3 G8 Z) e& L1 R1 W* Y+ m    comparator到DAC之間沒有latch做delay？
  p7 p4 N4 r7 Y5 h    dac 給己知訊號，輸出是幾伏？% D2 ?: t, t& v8 @. ^! i
    請先確定模擬確定你每一個元件(op，adc，dac)
0 t5 h8 A! P# n( E" z; D7 ?    都是正確無誤' u% U) X) F) {: p

) A# c3 t7 r7 i* M# Q. F: C$ Z2. Rfbk 與 op 前面的電阻、voltage output DAC 的swing有關係，7 K; M3 J& R: q( t# z
    建議先用transient 看每一個節點，你會比較有感覺3 m3 q) t: U/ O0 x4 E
$ {- X7 U! Z/ e) U
3. 我要看simulink的連接圖，我才能給你建議& s/ U- w1 B/ q( M9 I. U4 S
   老實說我是因為看transient，才慢慢調回來的，花了好幾天吧~
作者: luyan923    時間: 2008-9-2 11:32 AM
原帖由 diabol 於 2008-8-30 01:18 AM 發表 ; ~7 s1 o' h5 {+ f% G
做專題就簡單了   
! B6 H( p. r' k. Y( F  feedback 係數我也搞很久 1 Z$ @3 ]+ B- r7 Q
  因為simulink裡的model是single ended的，但是我跑hspice$ x$ {& s; Z) D6 X
  是用fully differential model，係數還要做修正1 U( O, O' M  I! U7 k
  不然就會"爆掉"  6 y7 |+ q0 K  ^- x1 D$ t, R, q

) B2 i$ W: I6 }4 e* o4 P3 V6 B+ V1 ]1. 你用hspice寫跑模擬  都是 ...

# `+ f( f6 S1 X8 c' I是这样的啊，我说为什么我将hspice中双端输入电路中的反馈系数，放在simulink中看到的频谱老不对啊，学习了啊
作者: luyan923    時間: 2008-9-2 01:15 PM
原帖由 diabol 於 2008-8-30 01:18 AM 發表
3 z2 ]/ V5 G- @做專題就簡單了   
! W& E5 U# m0 t2 C- x2 W- H  feedback 係數我也搞很久 6 ^# K4 i& |7 N1 W  l
  因為simulink裡的model是single ended的，但是我跑hspice5 E3 H& A9 n/ N3 l
  是用fully differential model，係數還要做修正# W+ p3 I: H- e! ^
  不然就會"爆掉"  
3 Y( U+ G+ w: Z& ^) L
  l/ V4 d8 a, O1. 你用hspice寫跑模擬  都是 ...
5 ?. d( K6 L. a; G  n# M
因為simulink裡的model是single ended的，但是我跑hspice
. [1 b- m" B  f/ C. L: i7 B$ W6 Z7 O  是用fully differential model，係數還要做修正
. F0 F$ L% _5 m+ |% [  不然就會"爆掉能不能将输入的幅度减少一半了？
作者: jjam    時間: 2008-9-2 07:11 PM
不好意思我想問一下 我也是做Fully differential的形式. m( d3 F# q7 f+ q# r7 m
在simulink跑的是單端 可是我是直接把係數帶進電容比用Hspice跑
$ D" @5 u! U- \看大大們的討論 請問需要怎嚜調整?  謝謝~!!
作者: milvus    時間: 2008-9-5 05:19 PM
標題: 感謝diabol的回覆~
回覆1.1 c! D; Q2 {9 u4 r, n7 ]( {& t
目前hspice跑電路模擬，均為實體電路...9 @9 v% K, F$ g7 q3 L( ~; n& g
OP的swing約在 -1.3 ~ 1.3，增益約 50dB+ z% k) g. E: ~- s& v2 g. [& E
比較器的切換位準約 vdd/2 = 1.65 volt 與 DAC之間有Latch電路8 `! X5 v& X1 N( C2 g
DAC的部分，給定輸入訊號(pulsewave 0 - 3.3)，輸出為Vref+、Vref- 目前給定電壓2.5與0.8  (附件1)% l% e; h3 n2 d/ V3 V" C  P( v
目前認為每一個元件皆以模擬ok ...
) \1 m! h. g2 `" Z1 \' ^) p- D) L0 |! ]" A
回覆2.- h6 P0 q' `  K3 Y
DAC的 swing 約為1.7 volt這邊有幾個問題是，當我接上DAC迴路時，OPAMP原本應該為saturation的mos，卻跑到了linear或 cutoff區
8 _: d" }" V% c- ?% p- y' Q8 V0 Z另外，為了使積分器輸出不會飽和，DAC端提供了一個較低的電壓(Vref-)使得流經電容的電流減少，這是ok的嗎？0 d; a& Z% l' c) N. Q1 E

$ \- n, C6 c) n回覆3.& e. `& f' Y- i" b8 u2 k
simulink圖，如附件2* k" d, J9 p3 V3 k5 [) G. l; T
如何從暫態調整電路，以及Single End的Simulink模擬轉至diffpair時，係數該如何調整
' z& j; T. Q( T9 P希望前輩能夠傳授心得
' H3 Y+ j- G; p) k7 A( H& o( v, L  ^% P1 \7 e

7 L* R/ N' k) n& f' o--
5 b; Y+ X0 C# E原來上傳附件是有限制的?1 M+ |3 b0 s  [, d9 l) s; M
我一直以為最近怎麼都不能貼文章 >"<
- f# D+ \4 k4 R$ F; Y/ u+ K  J# {0 L5 r& M- f, e$ f7 O
[ 本帖最後由 milvus 於 2008-9-5 05:29 PM 編輯 ]
作者: luyan923    時間: 2008-9-11 12:05 PM
期待这个话题的再续啊，不知道有没有知道，一般全差分电路中的系数，怎样与在simulink中的对应，simulink中是单端的输入输出啊，非常期待你的回复了
作者: deltachen    時間: 2009-11-25 12:38 PM
謝謝大大的分享~知識因分享而壯大！



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2