Chip123 科技應用創新平台
標題:
pipeline adc 的dnl及掉code問題
[打印本頁]
作者:
skyblue
時間:
2008-8-22 05:38 PM
標題:
pipeline adc 的dnl及掉code問題
12bit 54Mhz pipeline adc
! f2 F* n# N0 d5 b' L& G
11個STAGE
|# q" H/ n8 z: E# U1 n) m
.18 3.3V
4 E2 c P! w. `1 [" C
( t/ ?! O G! |0 M! a
vin= + - 0.8v
, X% `+ I3 ^9 o# X/ B2 T
3 ]! q% ~% J/ b# q% |+ b) d
1LSB= 1.6 / 2^11
. s9 T3 Y+ o" x# U' C
0.5LSB=0.39mv
6 E4 v6 Q) F3 p) s' t' K
我使用fully的op ，cmfb的電路是電容架構不連續式的電路 ， 而 mdac是用s/h的方式
& o5 w' I; e- a* Y
模擬 tt corner可以把單級DNL誤差小於0.5，而整級的誤差也在 1LSB以內沒有掉CODE的現象
/ P# E: r; H, c. b* } z
可是在FF及SS就會發生很嚴重的誤差
0 _: d7 h& A( s' K+ q
想請問各為有沒有什麼方式可以縮小DNL的誤差
' U& E+ Y- o d. o1 k
3 v. i% I. I0 l# n8 d# g
我有去確認 OP的電流夠大也夠快
G7 {- P, J* X0 d( ]* r- X- n4 a
開關的方式是用 TG當開關
6 A+ |$ @5 b7 Y
我微調的方法是調電容的大小以及開關的的W
`0 f" Q- U* g+ G
但好像都沒有很明顯的降低DNL
& P. v, K6 g9 x3 c! H a0 Z
且感覺並不是一直去調OP的輸出電流就能改善DNL
J: c0 g" B {" E, `
也無法由調大 C的大小來減小DNL
2 k( {# O4 B# C3 X- S6 _9 w0 v' Z V
似乎並沒有一定的調大C或把C調小就能明顯的改善DNL
# H4 V/ A" O+ L, l& @* U4 h
不知道這一方面該怎麼去解決
作者:
monkeybad
時間:
2008-8-26 12:44 AM
TT沒有問題 跑FF SS有問題 那就表示OP設計的時候size沒有調好吧 沒有辦法cover到全部的範圍
: B& Q% o; u( ^* G% Y1 D% M+ X% R
檢查一下看看是不是有MOS跑到linear region去了
; R4 W" B9 E4 g% i9 i8 Z y* g+ u% c: f
還有OP偏壓電路有一起模擬嗎 OP偏壓電路也是要檢查看看
- S, s2 E# v$ I# y- i4 c* p
一般在設計的時候 跑單級模擬 OP transient response在各個corner都要能settle到0.5LSB
2 ^2 D; D$ y% |5 T: U
比較保險
作者:
yoyo0204
時間:
2008-9-3 03:31 PM
1.可能是寄生電容讓MDAC的gain error過大
4 }+ @1 l" B5 a% N8 ?4 h
2.有可能comparator 出錯
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2