Chip123 科技應用創新平台

標題: 请问：TSMC工艺下画版图遇到的问题？ [打印本頁]
作者: lily3637    時間: 2008-8-14 04:34 PM
標題: 请问：TSMC工艺下画版图遇到的问题？
1画版图的时候出现这个的错误提示，如何解决？; P1 {% m4 l+ h: t0 D7 u
LAT.3P { @ N-well pickup OD to PMOS space > 30um
8 ~7 ?8 Z. K7 ?- V: o& P" V  NWELi_US = SIZE NWELi BY - 0.085 // 0.12/1.415 = 0.085
. d" k9 [* |  B+ ]! q6 l  // 30/1.415 = 21.201, (0.6 + 2 * 0.085)/1.415 = 0.544  z. y( N, Y( ]
  NTAP_OS = SIZE NTAP BY 21.201 INSIDE OF NWELi_US STEP 0.544 TRUNCATE 0.544. l1 U. x7 ?, F/ h* y
  PASD_FAR = PASD NOT NTAP_OS9 Z. m, \, S" i5 \8 K
  PASD_FAR_FILTER = SIZE PASD_FAR BY 30
, ]5 h% d5 |/ U7 m3 H( J; G- x* c  NTAP_NEAR = NTAP INTERACT PASD_FAR_FILTER
$ j9 ~3 G  Z5 O0 B  // doing an more accurate sizing9 Q; p8 p, p. i8 A. O% \0 w4 B! P
  NTAP_NEAR_OS = SIZE NTAP_NEAR BY 0.107 R& J, q, J# Z6 G$ {: x
  NTAP_90_CORNER = INT NTAP_NEAR_OS < 0.06 ABUT==90 INTERSECTING ONLY REGION" e( o2 X9 n; Y9 r) p! x$ V
  NTAP_OCT = NTAP_NEAR_OS NOT NTAP_90_CORNER( c* u5 u) s" p/ X4 M' D9 @8 u( q
  NTAP_135_CORNER = INT NTAP_OCT < 0.04 ABUT>134<136 INTERSECTING ONLY REGION6 N" o$ J, Q* e: O3 @& T: R
  NTAP_HEX = NTAP_OCT NOT NTAP_135_CORNER( }' v0 L6 Q. ~  K: W* d4 [
  // 30-0.10 = 29.90 Q6 G# ?* |8 N4 V+ |: j
  NTAP_HEX_OS = SIZE NTAP_HEX BY 29.9 INSIDE OF NWELi_US STEP 0.544 TRUNCATE 0.544: S  h! n- ?' T# z/ V) P
  PASD_FAR NOT NTAP_HEX_OS
/ l: g6 K: `0 _}) k, `# O+ x1 e8 P- Q  |9 `
2.PMOS衬底要接VDD，请问要怎么接？
作者: ulf    時間: 2008-8-15 11:07 PM
這條是再說pick up不夠密集吧?3 m; T( w; v7 R8 F
因為rule規定30um之內要有一個pick up
: |5 j/ H3 q7 |6 J- d) o% cPMOS的話 就是給個VDD的pick up吧?, t% E! E! L/ t" p! E) s: }( ?, }

+ _2 m# u$ O- a" t應該是這樣吧? 因為我也是剛接觸的新人
( w8 F$ k" R* E: v$ q請多指教 謝謝
' _1 K  Q0 L+ k: p( j, H% t4 u' {( c
怎麼接..( @- Y7 U/ }: i0 |+ B; T; ~
就作一個N+ OD 然後從VDD接電源上去給它8 o# A& e8 O  n% E9 o, x5 J% i! B% B/ ]
這樣就是PMOS的pick up了" G( q% P/ B( d9 g5 K- ]' O9 ]

; N+ ]* g( \- m( n9 V[ 本帖最後由 ulf 於 2008-8-15 11:09 PM 編輯 ]
作者: 瓦片小屋    時間: 2008-9-6 12:07 PM
这个就是你的电源与地的衬底打的不过密集，与衬底连接的两个点相对于你报错的地方都超过了30um，所以才会报这样的错误。
作者: o_alice    時間: 2010-9-20 02:59 PM
多加点subtrate，这对layout是有好处的。
作者: linger809    時間: 2010-9-20 09:55 PM
这个问题指的是你的nwell pick up和pmos距离太远了，虽然pmos的衬底也是接到了vdd,但是由于距离" r6 M+ u. w& H- X' S: q
太远，衬底偏置效应就会很严重，所以报出来的结果是有LATCH UP风险，最远的pickup只能是30um,rule
1 _* z, K6 S0 f3 R* p规定不能再比30大，>30　LATCH UP风险就会变的很大.同理nmos是一样的道理.
作者: motofatfat    時間: 2010-9-24 01:53 PM
PICK UP  指 BODY 那個 PIN 轉換成 LAYOUT : H" w" D9 G3 J: c9 F  i8 m" j
PMOS ㄉ BODY 是 NWELL    用 N+OD 連接  即 NWELL 中 ㄉ N+OD7 U) W! e: O# j5 f8 F6 |, T
NMOS ㄉ BODY 是 P-SUB     用 P+OD 連接  即 P-SUB 中ㄉ P+OD
作者: terriours    時間: 2011-2-15 05:52 PM
这条rule是为了防止latch-up的，意思是说你的nwell的偏执做的不够，应该在每30um的地方有这样一个nwell的偏执，只要在每30um的地方加一条nwell偏执就可以了。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2