Chip123 科技應用創新平台
標題:
Transient 與 DC 模擬結果不一致，是哪邊出問題？
[打印本頁]
作者:
shaq
時間:
2008-8-13 09:17 PM
標題:
Transient 與 DC 模擬結果不一致，是哪邊出問題？
我在設計一個 Bias circuit, 電路示意如圖所示。
. T, {) \' t) W6 o. O9 u0 l
+ B0 B1 k1 B" j8 q- w4 K
[attach]4760[/attach]
7 a" l' o# b. d/ O2 l2 Q P
Iref 為 bandgap reference 產生，我希望 Vo 的電壓為1.35v左右。
|$ s" W- @4 V& m f. d" I1 L1 M
5 c3 |6 \8 t6 g F; M8 d* U$ @* {
我在 DC 模擬時，Vo 可得到正確的電壓。 但在跑 Transient 時，Vo 大約為 0.75v 而已
5 Q6 d: D! ]2 w! L: U1 c- L( ~) a
0 S0 l6 c X) P# @, p4 a" O
Bandgap reference 已加 Start-up, 由模擬時可看到 Vref 已被拉起到 1.0v，
' w) n' i8 I* K$ B
此時，電流也產生出來了。
- l; d: I8 a. l1 C- q
: P0 x% D1 }+ S5 g' X; O2 J# U
但 Vo 的電壓就是與 DC 模擬時不一致，不知道是哪邊出問題 ... 百思不得其解啊∼
作者:
finster
時間:
2008-8-14 01:20 PM
你在跑Transient時,Iref的電流是否正常,因為有出來並不一定等於電流等於你在跑DC時所設的電流值
/ T0 `- D* O' N2 ?2 ^
另外,你 Transient的時間設多少,會否電路還沒有穩定,把 Transient 時間拉長再看看
作者:
li202
時間:
2008-9-8 11:55 AM
這樣的設計不好
$ W9 V/ }4 n& H. O/ J1 b
利用兩顆MOS的Vds來做偏壓是很容易因製程關係而跑掉的~~~
. X b( Q) W7 j' F& T0 r
' V, O5 E4 K$ ~, z
tran與DC的收斂會不同，導致Vo的差異會很大
5 P7 b5 O& C- o- ~5 e
) y) w w0 Q0 [4 v
[
本帖最後由 li202 於 2008-9-8 11:56 AM 編輯
]
作者:
sensing
時間:
2008-9-20 10:56 PM
這樣的設計VO容易隨製程變化而飄動, 因為M4 與M7上的電流決定了VO值,
) }# t1 P2 W' ~( _& b
但是此電流在這樣設計下卻是不容易穩定, tran. 模擬通常應該比較接近實際情形
$ Z/ v) @7 e# ], U) c, a1 w6 A
(如果條件設的好的話)
作者:
yoyo0204
時間:
2008-9-22 01:45 PM
標題:
回復 1# 的帖子
Bias circuit要輸出1.35V,可以加大m3 的length,讓m3的Vgs變大到1.35V,
2 n8 B: b/ }8 ~1 J$ i; j) q
在接出去
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2