Chip123 科技應用創新平台

標題: 意法半導體、星科金朋與英飛凌共同為業界晶圓級封裝標準立下新的里程碑 [打印本頁]

作者: heavy91    時間: 2008-8-12 05:31 PM
標題: 意法半導體、星科金朋與英飛凌共同為業界晶圓級封裝標準立下新的里程碑
半導體大廠與先進的封裝供應商攜手合作,共同開發下一代的 eWLB 晶圓級封裝技術/ O4 D. E; M2 B, q6 q

8 }8 @) W/ D+ A$ y- k【2008 年 8 月 12日台北訊】意法半導體(NYSE: STM)、STATS ChipPAC(SGX-ST: STATSChP)及英飛凌科技(FSE/NYSE: IFX)今天宣佈,三家公司已簽署一份協議書,將在英飛凌第一代嵌入式晶圓級球閘陣列(Wafer-Level Ball Grid Array,eWLB)的技術基礎上,共同合作開發新一代的 eWLB 技術,用於未來的半導體產品封裝。 5 v: g9 z! q" Y3 E& |

; J! y" ?* L( n& D0 s$ E7 L透過英飛凌對意法半導體 及 STATS ChipPAC 的技術授權協議,半導體大廠意法半導體 及英飛凌與先進 3D 封裝解決方案的領導者 STATS ChipPAC攜手合作,準備將英飛凌現有 eWLB 封裝技術的潛能進一步全面開發。 這項全新研發成果的智慧財產權 (IP) 將由三家公司共同所有,主要的研發方向是利用一片重組 (reconstituted) 晶圓的兩面,提供整合層級更高、接點元件數量更多的半導體裝置解決方案。
, M% e$ {2 [' z! [" [$ }3 Y% u2 p. c
eWLB 技術整合了傳統半導體製程的「前端」(front-end) 和「後端」(back-end) 技術,以平行加工的方式,同步處理晶圓上的所有晶片,進而降低製造成本。 隨著矽晶整體保護封裝的整合程度不斷提升,再加上數量大幅增加的外部接點,對於那些最先進的無線及消費性電子產品製造商而言,這項技術將帶來降低成本及縮小尺寸的雙重好處。$ N! {6 [' Q" w, [. k- M

/ q) r- L! K6 {創新的 eWLB 技術可以提升封裝尺寸的整合程度,ST 與英飛凌合作開發以及使用這項技術的決定,不僅為 eWLB 立下了重要的里程碑,更建立一套兼具成本效益及高度整合的晶圓級封裝產業標準。意法半導體計畫採用這項技術,應用在無線及其它應用市場中的幾項產品上,預計將於2008 年底前推出樣品,並在 2010 年初以前開始量產。1 {. N2 O* F! w- Y

. Z/ U" u4 v1 j意法半導體的先進封裝技術部總監 Carlo Cognetti 說道:「對於本公司新一代的尖端產品而言,尤其是無線的應用,eWLB 技術具有從旁推升的輔助作用。 eWLB 技術在創新、成本競爭力、及尺寸上等各方面,都豎立了全新的里程碑,我們相信與英飛凌的合作關係,將搭建出一個全新超強功能的封裝技術平台。」" I0 t1 O( ?) o/ w- E

4 C. l" u1 o: x, Z: I! [. S5 ?1 ]英飛凌科技(亞太)有限公司的封裝及測試部副總裁 WahTeng Gan 表示:「我們深感榮幸意法半導體將本公司領導趨勢的 eWLB 技術應用於該公司的 IC 封裝,並以此次的結盟動作,再次證明這項技術的卓越性。 有了意法半導體這位新夥伴,加上 STATS ChipPAC這家應用 eWLB 技術於 3D 封裝解決方案的世界知名大廠,證明了封裝產業未來的領先趨勢,正是邁向節能及高效能的 eWLB 技術。」
0 L8 ?) W* A; R
" K0 U0 {  s* G* E/ c  X9 uSTATS ChipPAC 的執行副總裁暨技術長 Han Byung Joon 博士指出:「我們很榮幸英飛凌及意法半導體 選擇 STATS ChipPAC 作為開發新世代 eWLB 技術的聯合發展夥伴,並同時生產製造前後兩代 eWLB 技術的產品 。 英飛凌及意法半導體高深的技術知識,再結合本公司在矽晶層級上驅動整合技術以及彈性的智能,對於此項突破性技術的成功,具有舉足輕重的關鍵意義。」  # r5 ]( K5 o- V2 K
. w& v$ U& i! g5 c- p( i2 ~. b
有關 eWLB( v) M! G6 g1 [% U( m- I
英飛凌於 2007 年秋天推出 eWLB 這項革命性的封裝技術,立下整合層級及效率的標竿,並以新一代的節能及高效能行動裝置,為業界及最終消費者提供一條康莊大道。 藉由這些全新的封裝製程,晶圓級球閘陣列(Wafer-Level Ball Grid Array,WLB)技術的優點;亦即使生產成本最佳化,及性能強化的功能得以延伸: 例如在 WLB 的晶圓層級上,以高度平行的方式執行所有的操作,強調晶圓上所有晶片的同步製程只需一個步驟。 這項領導趨勢的封裝技術立下了整合層級及效率的標竿, 也就是說,此種幾乎無限量的接點元件技術,相較於傳統的導線架層壓封裝 (lead-frame laminate package) ,可大幅減少 30% 的尺寸。




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2