Chip123 科技應用創新平台
標題:
netlist 的問題
[打印本頁]
作者:
mclaren_18
時間:
2008-8-12 04:25 PM
標題:
netlist 的問題
各位大大:
8 }: j. ~' U& u6 E
小弟想請教一下....
& }2 I( |, r6 F A9 z
RTL程式跑完simulation後...如果想做出netlist做測試
7 K! u, h2 H% i2 R& Z# C, }1 y& C9 n
該動作如何(做netlist)? 我沒有做過 有哪位大大可以指教一下嗎?
5 Y% \8 s: n* Z' d7 c7 j6 O+ G
, w; }, Y* A2 H4 J7 ^ j- O
謝謝
作者:
pai001
時間:
2008-8-12 07:07 PM
RTL simulation完成後!
( p" @0 R w: R! L4 {
synthesis RTL Code --> 產生 Gate Level netlist ---> For Gate Level Simulation
: N0 H8 F2 v0 u+ n2 V. `# ?! Y
Synthesis tool --> DC `Ambit`很多都可以...
+ a5 d( k$ W) O, w/ y* ~1 o1 y
是問這個嗎?
作者:
mclaren_18
時間:
2008-8-13 08:52 AM
標題:
回復 2# 的帖子
pai001大大
) C/ \5 r# c6 x: F# V# `( c2 C
感謝你的回覆.......你說的應該是吧 其實小弟我也不是很了解
3 R) x5 f+ c* A6 C+ L! o0 Z6 Z+ O
不過還是參考你提供的方向去找資料好了... 感謝
7 U) t5 u, ?# s$ K P, f
非常感謝
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
