Chip123 科技應用創新平台
標題:
關於利用Hspice量測opamp的相關規格問題?
[打印本頁]
作者:
bancroft
時間:
2008-8-3 07:44 PM
標題:
關於利用Hspice量測opamp的相關規格問題?
最近正在嘗試設計一個op，所以對很多問題仍在學習，
+ e- S5 Z( w3 v# C4 M
希望各位不吝指教，以下是小弟目前遇到的問題
, Z5 n% h- q ~7 t6 L% S
7 w; b2 L: V0 D. i
（1）要如何利用Hspice量測一個op最大的輸入和輸出擺幅，指令應該如何下？
+ p, \* ^% \# p
$ a$ F: y% c' \) }4 X
（2）對於一個摺疊疊接的opamp，其輸入的差動部份，可以用NMOS或PMOS來構成，哪一種會比較好?
# y; ^+ R% Y3 o
如果使用兩組NMOS和PMOS的差動對來做輸入端部份，是否就稱作rail-to-rail的op，輸入擺幅應該就會比較大吧?
# g; I4 H- f& {1 q2 W
' R+ ~& V" a# O/ P/ S
（3）關於量測op時，好像都會考量phase-margin多少的問題，應該就是
. @! G5 [. l: q: F) Q+ H
量測時增益為0dB時對到的Phase再加180，不過為何要再加180?
7 R k7 t& v) z, o
而所得的phase-margin的值又代表著什麼含義?
3 `5 n2 @5 k( X T* x% n
9 O+ w4 ^8 d/ G6 {# U" m- t2 T7 K
（4）設計op時，好像會在輸出部份加一個補償電容，這又是因為什麼?
6 ~: [% `. Y4 Z0 H
, n" O# C, V2 X. u+ @* l
小弟初入門op，正在學習中，所以問的太基礎，還請各位前輩多多包含，
5 ]2 N) q, P* }
麻煩了，謝謝。
作者:
averyer
時間:
2008-8-4 09:00 AM
hi~
) _: F$ }* B- l3 X9 j# W6 K) M( l
- ~* t0 o2 ^* B' S+ a0 n$ u
我以前一開始也會有這些疑問~
4 w- i8 n3 r$ d2 x
5 N# @' a& q* d1 j. j
不過學長介紹我一本書cmos analog circuit design(allen)
% z* k7 }7 E6 K' {2 B3 E9 G
: F A4 f6 Q! ~0 r' u* V5 b# z
裡面有很詳細的介紹如何設計一顆opamp~
) E8 i$ b' f( r# W
5 i! J- U5 |% g
包括你提到要觀察的的這些規格,都有詳細介紹~
! V- m S/ ?* H6 ]+ x* |4 w! B8 h& @
6 G/ V& c0 S) N) ^
加油~
作者:
bancroft
時間:
2008-8-5 01:28 AM
恩~~我了解了~~
$ h# s9 d2 L5 V* o. c2 ]
我會去看的~希望能夠解決我的疑問
* k2 q8 x2 n. b, f* y ?0 l
謝謝!!
作者:
ianme
時間:
2009-8-5 07:28 AM
你問的這些問題是書上很久以前就有的喔，所以看書會比較快。
& J9 _6 {. e* n7 u
. `& g5 Y4 L* s: ^
1才是spice使用上的問題，而234的話書上有。
5 g8 h, K; {5 ~! V( i2 I
3 y' ^; T, r- U+ |) U
2的話大致上是這個意思，不過詳細做法不只這樣。
5 H( J* g5 ~* E# e/ i- k) s
9 W* E5 I5 @& l; Z! `
3跟4是同樣問題，關於迴授以及巴克豪森準則，看書吧...這個aelln裡面我不確定有沒有談到。smith中有迴授，巴克豪森準則查一下，通常都用-180吧?
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2