Chip123 科技應用創新平台

標題: Layout about Transmission Gate [打印本頁]
作者: w765432001    時間: 2008-7-31 12:15 PM
標題: Layout about Transmission Gate
我是初學者，最近在畫一個開關的layout* L) R0 g2 [; R" U. H. K
如下圖
/ x6 m  x$ g1 |% B/ P2 b/ j[attach]4634[/attach]
/ z  ~% y( s" I& |! j$ q( p5 M這是一個transmission gate，2 E; e* n! A" q* P) z0 W) K8 B
不過pmos跟nmos的drain跟source都是接在一起，
% ]7 i& g% E- _' r而gate端是輸入CLK訊號7 H1 `4 L% b2 U- I9 g+ `* g! c6 ~
而pmos的body端是接到vdd，nmos的body端是接到gnd
1 E1 C& ^+ G  ?1 Q不過以前通常source跟body端都會接在一起
4 F2 x1 ^: t( o6 `5 y; Wlayout時body端可能就做在vdd跟gnd上面( ?( D: g4 j2 d% K5 Q, O) u
那現在source跟body是分開的( v' c# m5 h4 W6 d/ }
我body部分要做在哪邊才對呢？
$ [7 e. F) J( D; I) @5 X% s6 x
! |2 K# L5 S2 g$ p4 O) {  `) \希望有了解的人能提供意見9 M3 A" q& |% I* G- R) E
感謝
作者: CM168899    時間: 2008-7-31 02:24 PM
N-Well製程  pmos 的 body 就是 用 n+ 接 VDD, nmos 的 body 就是用 p+接 GND.
# b; i0 ?; n4 _. K% ]1 v: ]& ]; L* o' g2 y
transmission gate PNmos  S/D 兩端相接,  gate端是輸入CLK訊號, W& _; ~6 V- ]3 O9 _" ~
8 G4 f: n& f# h5 m9 ~' r# b4 ?) b
這樣就OK啦
作者: motofatfat    時間: 2008-8-6 10:10 AM
N_WELL P_SUB 製程0 o( W" l( L" o- L- v2 H; R
PMOS ㄉ body 在 NWELL 中   u7 g: W, \" n( ~! e! H
n+ diff2 w* B/ }0 p2 e( u

' a- G2 T9 o! B+ NNMOS ㄉ body 在 P_sub 中; M6 w& ?. C2 @4 @! J
p+ diff
2 X! |% @8 \8 {! ^- S4 c由於整各晶圓都是 P_sub 只要在
% h: k$ w5 {0 s) s非 N_WELL 中 ㄉ p+ diff 都是
0 r, W- j8 M3 o  e2 L通常 design rule 要求要在20um
; l  b% D& @  U# I內.有機會加強製程方面



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2