Chip123 科技應用創新平台
標題:
LDO测试
[打印本頁]
作者:
lht1021
時間:
2008-7-25 11:46 AM
標題:
LDO测试
如图所示的电路：ref是普通的寄生PNP产生的基准电压，当电阻电流等于3mA时，Vtest的电压随温度变化不大，但是当电阻电流等于6mA时，Vtest随温度下降了100mV左右，请大家指导一下是什么原因？
6 o0 C( h; P( c6 ]8 D4 h
0 e: J! z: l" ]$ }
[attach]4597[/attach]
, G; k) T: p t
3 U, I6 {/ m9 f6 v2 L" j- z/ P0 ^
以下是 LDO 的相關討論:
9 E6 \4 \$ _* `- k7 }
Low Drop-Out Voltage Regulators
! K+ T! F( }' z* V8 e1 a/ u
Rincón-Mora 《Analog IC Design with LDOs》
+ P3 \' e8 M2 Y
PMOS Low_Dropout Voltage Regulator Introduction
( a0 Y, L2 F. `9 K9 D ?$ |( U+ r
LCD Driver 設計術語簡介[Chip123月刊資料]
% ]; C: T& r I5 q6 s. N' A& g7 w
The evolution of voltage regulators with focus on LDO[NS講義]
" x% a) o( W4 G
Design of High-Performance Voltage Regulators
4 u: r, Z) e7 g R8 P' U3 t/ I
请教有关LDO的问题
( h0 q- K4 X5 t8 G9 i
LDO DC-DC分壓電阻的疑問(等比例的差異!?)
# R8 p% W% n4 j+ c$ |" p- V& S
8 Y$ _+ b" K4 F. d5 P- x6 E" x. E5 S
3 B3 W$ |. `3 _
$ X: `: i2 O& Y9 D( T' u* R% W
[
本帖最後由 sjhor 於 2009-5-14 11:35 PM 編輯
]
作者:
USTM
時間:
2009-4-29 02:39 PM
MOSt管的寬敞比是不是太小了，導致輸出電流不夠，無法通過R簡歷有小電平
作者:
seanyang1337
時間:
2009-5-16 09:23 AM
請check DC analysis 時OP仍可keep住ref電壓~~~
作者:
tjuhxz
時間:
2009-5-28 11:27 AM
同意楼上正解，当流过电阻的电流增大为6mA，NMOS源极电压增大，要保持NMOS也流过这么多电流，需要有更大的栅压，即就是运放的输出。现在Vtest比Vref低了100mV，应考虑运放是否还具有箝位功能，同时输出共模电压不足以提供NMOS6mA的电流，增大NMOS的W/L可以试试。
3 B# y8 m9 Z6 \) A- I
仅供参考
作者:
wm830128
時間:
2009-5-31 07:44 PM
我要看图，谢谢，55555555555555
作者:
lssdpoly
時間:
2009-6-7 12:52 AM
直接解釋就是負載效應的影響，根本原因就是輸出驅動能力不足，隨著負載變大，輸出變化較大，屬於帶載過重，誤差放大器的增益以及輸出驅動管的尺寸等都可能是原因。
作者:
gary405
時間:
2009-7-16 04:52 PM
我认为也应该是驱动能力不够造成的，如果有电路重新run一下simulate
作者:
semico_ljj
時間:
2009-7-17 02:15 PM
检查 1。opa输出电压范围 2。最后一次输出驱动能力够不够
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2