Chip123 科技應用創新平台

標題: 我的layout日記~續(終)又倒了一間公司 [打印本頁]
作者: crystal_blue    時間: 2008-7-22 10:35 PM
標題: 我的layout日記~續(終)又倒了一間公司
隨著那位同事的離職加上其它人的努力，再一次的順利在規定時間內TAPE OUT了 2 P0 J+ c* N, C( z
由於暫時沒有急迫的CASE所以心情也隨之輕鬆了起來，開始安排補休的時間，沒
0 o- N5 p) ]- X% q$ u/ f事時看看電子學上上網，這種輕鬆的日子容易讓人失去生活重心，所以索性跟主管 0 b8 Q% i/ R4 }% f( V2 ]" J3 G: r
說想到外頭上些LAYOUT相關的課程，一來充實時自己，二來不必被老官看到涼涼   W& q# ]$ g+ N, g2 u
沒事做-.-，這陣子沒事也花了點時間去研究了一點股票的事，這算是我第一次投資 $ c- M2 q& P: H7 i, W/ B& W5 w8 K
股票，也小賺了一些，之後就聽到了一些令人緊張的消息~~~~
3 b$ V# c8 M; y  R/ z! _" D9 A
由於公司高層的問題，導致我們的單幾乎全被砍光，意思也就是說下半年度我們公司
+ v2 K' U( C" y' o$ I3 X可能不會有任何收入，消息一出沒多久公司股價呈60度的下滑幾乎腰斬，我想也是因
& c& R# W4 G! F為如此吧之後的幾個月並沒有什麼CASE可以執行，這是我來公司第一次享受到正常上
# x9 ~" {$ L0 }' d4 C- s下班的日子，真不知道是好事還是壞事，氣氛持續的低迷下去，有一兩個同事離職，
% k0 h/ R# G/ y; @; D7 h6 P我雖然工作量減少但也還是有事可做，所以可能有感覺到公司還在努力吧!! 0 W/ W& |0 L8 u( ?: S; {

4 }, v3 P& B1 f: z& H- S- r之後公司內部風聲傳的亂七八糟，但整個RD部門消息是封鎖的，所以大部份RD的人都
) n' M% R5 O% Q( K3 ^5 L* m還不太清楚發生了什麼事，直到今天月會時終於了解，原來公司想要解散所有的子公司 - d  l1 K2 g& L6 `' _
了，最慢八月底開始資遣，心中是有些不捨，但也沒有啥遺憾，只是希望剛進公司的
% Z  p, p4 [1 p# |( gLAYOUT新人能順利找到工作，不要因為一些挫折而忘了當初的衝勁。 4 H  Z; C: @6 L/ U: e: g" h4 R
6 x6 H" u- Z# |- t2 v
這公司所有的PROJCET 接近50%我是LAYOUT LEADER，接近80%的PROJECT我有參與 5 N4 i9 P/ I+ w+ Q
我想在這公司我並不會有太多遺憾，起碼我努力過了也堅持過了，只能說是運氣不好吧
0 I2 p3 c  V! M2 E1 B最後感嘆一下~~然後又得開104 再找工作了，開始想自己真的工作運不佳，該不該收 * r! H6 V4 i) C7 {2 O
山了不要去害人，哈哈~~共勉之
作者: yhchang    時間: 2008-7-23 08:18 AM
看完之後 會有個疑問
/ u3 V) L( t4 v( t' _2 T. |LAYOUT工程師要用什麼方法才可以知道自己LAYOUT出來的圖到底是好還是不好呢?
. G& {+ D. L0 V0 t) P+ ]% l實質上在我們公司LAYOUT怎麼畫都是RD PLAN的 只是沒經驗跟有經驗的LAYOUT0 {# Q& G# @& H5 A7 _
我們一把圖打開有時候也能看到那之間的差距...所以故事中的被質疑LAYOUT畫得不好$ S1 L* N9 B" v8 T
到底是誰下COMMENT的呢?
作者: Jim_Lin    時間: 2008-7-23 09:27 AM
不在乎天長地久, 只在乎曾經擁有?
作者: crystal_blue    時間: 2008-7-23 10:45 AM
Layout 畫的好與不好，當然是由別人來看的，自己做的東西很難看出缺點在哪，' o# T% ]- i3 @! j
除非你擺爛不然自己都看到缺點了，還不改 不就擺明了等別人看到再說xd! b6 \9 y) D% ?4 L2 J8 }8 C+ C
4 B8 G% v2 w9 N4 s( \) F. A
就我個人經驗來看:8 B& z$ {  w3 w$ u
) q# _1 A: q, V0 N
1.面積使用率是否合乎效益:明明可以畫的更小，但卻因為排列組合或繞線問題，造成面積過大。' S* f4 U" O( I8 [/ C* b! U+ K0 F0 D

3 w" H$ l$ K5 j. U( n) r( ?& o2.match 未考慮清楚
; {1 k& c* H* c3 C( V) ^6 u  ]( j/ d+ W) y6 W
3.出pin位置不夠理想，導致必須跳線或是接線距離過長。. A$ @9 Q* A; ~

8 n' H. M! d: L6 z4.via & contact 數量不足6 x8 f5 ^: Y7 V& J
: H8 ]: g' E2 c/ S
以上只是略提大綱，其實layout本身考慮的東西真的不少。/ V4 {& L/ L8 }; C) a
3 T2 e  p$ s1 O% o- E
一般的design，只能提供layout人員特性的考慮，好一點的design能告訴你怎麼畫比較好- s( v, A+ Z$ ~3 r9 j  p
3 N2 `2 }3 q4 _: l2 c' T
但不論是何者，最後還是必須由你自己操刀來完成，在知道怎麼做之後，還必須了解為什麼要
& u1 l9 l, |# @5 R4 e
1 f4 l8 a7 I/ A2 {3 r/ A這麼做。
作者: sw5722    時間: 2008-7-24 02:32 PM
畫得好不好,我覺得應該由ｄｅｓｉｇｎｅｒ來看,有些ｄｅｓｉｇｎｅｒ
# c; Q* K' \' v5 k比較龜毛,會限定你ｍｏｓ絕對不能跨線ｃｔ跟ｖｉａ一定要２顆以上,而" x; \8 K8 Q$ k$ v, y$ y) }
ｎｅｔ與ｎｅｔ的跑線線寬都不一樣等等,在很多限制下,要畫的很”漂亮”8 E7 j' c& ]7 j9 x- U) ?
其實很難．比方有２個ｍｏｓ　ｄｅｓｉｇｎｅｒ規定要放在一起,但一個
- g$ c# x8 ~; ~$ {# G8 h" `很大一個很小,從數位觀點來說,會把大的折到跟小的等高會比較好看．從類5 t  T5 _% X- A: X6 |7 Z0 q) s3 v* f
比或ｒｆ等其他來看,你把ｍｏｓ打折是會影響效能的,除非ｄｅｓｉｇｎｅｒ
4 x  S( q$ {3 b3 K6 k$ Z, ?5 m同意,不然只有硬著頭皮去ｌａｙ．
/ x: [& n/ t7 V2 X有時一些資深的ｌａｙｏｕｔ,真的是混出來的,有時他只是考慮的比你多,甚+ [1 R) h/ A3 [7 h. {2 J
至比ｄｅｓｉｇｎｅｒ還多,當一個ｌａｙｏｕｔ工程師去看別的ｌａｙｏｕｔ
" \- C' r! d2 ?! ^+ ?工程師的圖,只能說好不好看,但是好看不一定會ｗｏｒｋ,重要的是ｄｅｓｉｇ- J7 K; a( W. g1 R! Z
ｎｅｒ的想法吧．
作者: cas    時間: 2008-8-3 09:31 AM
it's good ......................
作者: wanjonwan    時間: 2008-8-4 04:54 AM
佈局是需要團隊合作來完成的，不能work不完全只是layout的責任，只要是有相關的人員都應該要負起責任，一個環節lose，就會失敗了
作者: CHIP321    時間: 2008-8-10 12:43 AM
看來衆位LAYOUTOR的經歷都很相似啊,難道crystal_blue兄和我一傢公司,不會吧,以前沒看見過啊,呵呵,玩笑話了. 要說LAYOUT畫的好与坏,這個真的很難定論.,在之前公司總以為老子天下第一了,后來和別的公司同僚接觸的多了,才知道,世界之大,要學習的東西豈是三五十年能學的精的.我感覺一塊好片子,首先要RUN的好,功能正確,特性精準,可靠性高,ESD耐受性高,其次佈圖結搆上要簡單,清晰,再次,則是對"度"的把握,知道在什么情況下,選用何種結搆,大多數高精度的佈圖結搆,都是要犧牲額外的麵積,時間來處理,很簡單的一個OP,或許畫出來都差不多,但是就在這個麵積,性能的的平衡點選取是否準確中見高下.再次,對于不同的應用領域,不同的工藝,可能對LAYOUT的要求都不盡相同,熟悉高壓的,可能畫數字就有些"放不開手",做IO的,做純糢擬的,做WHOLE CHIP整閤的,要求都不盡相同,再者,或許出与電路的特殊要求,結搆會有特殊要求,有時候,看一些10來年前的經典片子,一看,垃圾,再看,很奇怪啊,再再看,才髮現的確精妙,對那些年長的前輩們的作品珮服之至.
作者: tzuenhau    時間: 2008-9-2 09:06 PM
這都是依環接著依環的啦 所以很難說 公司倒在找公司做就好囉 不然哪有可能活的下去
作者: semico_ljj    時間: 2008-10-23 02:05 PM
“,有時候,看一些10來年前的經典片子,一看,垃圾,再看,很奇怪啊,再再看,才髮現的確精妙,對那些年長的前輩們的作品珮服之至.”，现在有这种体验了！



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2