7/22 2008 Technology on Tour 新竹國賓

chip123

Cadence 2008 Technology on Tour，結合了最先進的Cadence產品和最佳化的設計流程，精心為您打造最佳的技術解決方案。您可與Cadence技術專家們面對面進行交流，並體驗最新的產品Demo。

Cadence “Technology-on-Tour” 向您介紹最新的設計技術與設計方法，藉由產品DEMO和廣受歡迎的技術演說，讓您對Cadence技術與解決方案有更深入的認識，協助您設計出高性能、低功耗的晶片和系統，提高設計產能、改善良率，以及縮短產品上市時程。並通過與其他設計人員交換設計經驗，您可以發現全新解決方案。

機不可失，現在就報名Cadence “Technology-on-Tour”！！！

• 以Si2標準 CPF(Common Power Format)為基礎、唯一經過量產驗證的低功耗晶片設計解決方案以及客戶成功案例
• 最新以SystemVerilog為基礎的“開放式驗證方法 (Open Verification Methodology,簡稱OVM)”
• 針對先進製程可製造性設計(DFM)的挑戰與解決方案
• 最新一代針對SoC晶片驗證的高速硬體加速與模擬技術
• 針對客製化晶片模擬與驗證環境的新突破

更多技術…….

• 數位IC設計與驗證工程師與管理人員
• 類比與混合訊號IC設計與驗證工程師與管理人員
• PCB與系統設計工程師與管理人員
• CAD工程師與管理人員

活動日期:2008年7月22日 (星期二)
活動時間: 09:00am – 16:30pm
活動地點: 新竹國賓大飯店 10F
電話: 03-515-1111
地址: 新竹市中華路二段188號
交通方式: http://ambassador-hisnchu.network.com.tw/traffic.asp
*與會者可於會後領取國賓飯店免費停車券

>>AGENDA & REGISTER