Chip123 科技應用創新平台

標題: Regulator的phase marge仿真 [打印本頁]
作者: yutian    時間: 2008-7-11 03:54 PM
標題: Regulator的phase marge仿真
對于regulator的phase marge的仿真，我們討論小組有歧義，有人說應該看電阻分壓反饋回去那點的phase marge，有人說應該看PMOS 下端輸出結點的phase marge，請各位大大有人知道的，指教一下。萬分感謝。
作者: yutian    時間: 2008-7-11 04:00 PM
Phase marge is error and it should be phase margin.
& h2 B5 E* q8 R. J$ \1 @I'm sorry to us.
作者: alab307    時間: 2008-7-11 05:12 PM
Phase Margin是指什麼呢?% m# D$ b# r7 m+ f4 R
Think!!!- R: s* m- ~) P! r, o

6 y- f- e& R/ B, o當然是指loop gain的phase margin,3 }% y9 b; B* t3 K
既然是loop gain, 當然就找一個比較沒有loading effet的node
$ [( z: h, R9 L7 e  |# w4 b/ G7 w把loop打斷去看
$ m: _8 c3 s( v6 Q! n( X1 ~
4 L! \7 ^6 ~# y6 g' _0 u* d3 l' r9 M所以從哪裡看都可以' t1 Z: V- `4 ?6 X; g7 w1 Q) h) u8 D
選擇好的node, loading effect小, 甚至可以不用管
, y  [6 D+ r  m* g選擇不好的的node, load effect大, 沒有考慮清楚的話, 就不準囉
作者: yutian    時間: 2008-7-11 05:32 PM
比如對于附錄的這個電路圖，。Phase Margin測試為拆除R1/R2/M2間的迴授，使Regulator成為開回路放大器後量測。
) N! d+ b( t) [: n1 Q那是不是看Vout結點的phase margin?還是R1和R2中間迴授點的phase margin?
作者: alab307    時間: 2008-7-11 06:25 PM
當然是看R1/R2中間那點囉
8 s/ f# R; q) b; V3 ~* b& b記得ac是從M2的gate輸入  m0 l7 k" ^% [7 E) N
就是這樣! p8 n5 t8 ]) \5 }0 ?
1 z) {, l0 z+ b- q- W! r( A& G
怎麼沒有補償電容勒
作者: syracuse    時間: 2008-7-18 04:10 PM
原帖由 yutian 於 2008-7-11 05:32 PM 發表 6 n/ n, O0 q/ C2 d8 }, x+ M: g! S" J
比如對于附錄的這個電路圖，。Phase Margin測試為拆除R1/R2/M2間的迴授，使Regulator成為開回路放大器後量測。
- g& w# L% T8 @) V那是不是看Vout結點的phase margin?還是R1和R2中間迴授點的phase margin?
- C. K* [  i0 E- a9 \
這個ldo的feedback是否接反了 ？
作者: semico_ljj    時間: 2008-11-1 03:48 PM
標題: 回復 6# 的帖子
连接的是对的，呵呵！
; {) {: {8 B  |( v+ n“，我們討論小組有歧義，有人說應該看電阻分壓反饋回去那點的phase marge，有人說應該看PMOS 下端輸出結點的phase marge”，我以前也有类似困惑，后来两种方法都尝试了，结果应该很接近！就看你怎么理解loop gain了！
作者: anita66    時間: 2008-11-3 11:47 AM
原來兩種方法都可以, 但若是以"整個LDO"來看, 哪一個方法才是正確的呢?.... 感謝大大無私分享, 3Q~
作者: frankiejiang    時間: 2008-11-3 01:52 PM
標題: 回復 7# 的帖子
确实没有接反 中间有一级是source follower4 T4 W) v, R/ L% d; o/ H
不知道加这一级有什么用呢？我觉得反而会降低LDO的驱动能力
作者: lynker    時間: 2008-11-3 04:26 PM
標題: 回復 9# 的帖子
是爲了提高運放增益的吧，再有一種情況就是爲了增加運放的輸出擺幅。
作者: semico_ljj    時間: 2008-11-3 08:19 PM
標題: 回復 10# 的帖子
不是这样的，主要是把第一非主极点推向更高频！
作者: 賴永諭    時間: 2008-11-6 05:51 PM
個人覺得是看Vout結點的phase margin! p0 v# j) W; B# d9 B0 p: ^& D2 M
因為我覺得R1 and R2組成feedback factor....
作者: deg326    時間: 2008-11-7 03:44 PM
我也覺得是看vout的P.M.; N' H3 [* r2 x$ }
好奇問一下，這個電路特色主要是?
作者: semico_ljj    時間: 2008-11-7 07:31 PM
说句实话，该电路结构设计好的话负载电流可以达到30∼50mA，但是100mA以上是要设计更好的电流补偿电路的！



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2