標題: 自強基金會【工業局補助】CMOS原理、佈局與設計(Lab) [打印本頁] 作者: jianping 時間: 2008-6-6 12:31 AM 標題: 自強基金會【工業局補助】CMOS原理、佈局與設計(Lab) 97S138 % Z" f' W# U6 r V " L) W+ z& c c6 E
介紹CMOS設計原理、CMOS積體電路的基本佈局及設計與模擬。雖然各種高階系統合成設計方法，在今天System on a Chip (SoC)的時代中躍為風潮，但Fully Customer Design仍是實現積體電路設計的基礎。本課程提供了專業、完整的豐富教材，強調理論與實作並重，以理論5週、實作5週的比重隔週交替進行，期使學員在短期內，能對CMOS積體電路的設計原理、佈局與模擬，有一基本認識。 9 z6 E5 q2 T# y$ c 8 p( ]! N. v1 z' P3 d9 {1 C& Y
※本系列課程為工業局補助課程，名額有限，敬請把握機會。 8 V) d( y: C/ G7 P9 r% _& Q3 e
; d {$ f e4 E. ^
大專以上非電子電機相關的理工科系畢 ) U2 h" B6 F/ v0 p
6 B7 ]1 a! U* A4 ~6 o9 A) g理論課： " y3 {! ^/ Q0 z( j1.Introduction to CMOS VLSI Technology8 j/ D& s) X% u0 n& G
2.The Metal-Oxide Semiconductor (MOS) ) x6 a6 d* N% e; j( k7 F3.Basic Introduction to CMOS Process. b# J6 | g- u2 [
4.Circuit Characterization & Performance % N2 X! |; J5 c
Estimation ! \0 Z) T$ ^7 z# I& e, m7 Y5.Basic CMOS Circuit and Logic Design( W0 P. v3 K8 y8 n+ g' B- b
6.High Speed Digital CMOS IC Design (Optional)2 A1 S+ y( ~5 e- E* i2 `
7.Low Power Digital CMOS IC Design (Optional) , L& w3 o+ a# E+ ?+ s9 y& k
實作課： * |+ U! R5 V: F- x$ ^1.Introduction to UNIX Instruction and Cadence Design " ?4 ?- l' N5 y4 F" H
System + P! c" {' d: V4 s9 ]) f' i" p2.Logic Symbol and CMOS Schematic $ L" o: O3 M' {. n/ b% {( F; j
3.Basic Digital Circuit Simulation Using HSPICE and Spectre1 i& ^! n0 V0 L7 w% m
4.CMOS Layout & Design Rule Checking (DRC), g4 o' |4 n: N+ @) k5 ?) z
5.Techniques of CMOS Layout 5 `3 Q, s& w, K7 y% W+ m! Q! b
6.Hierarchical Design Concept . [; g5 @2 c& O/ j7.Extract and LVS (Layout vs. Schematic) ' R/ B. B+ e. t6 B7 D8.Dracula: An Off-line Verification Tool (Optional)4 p) f0 K. S9 ]" q0 U
( u8 U- L8 I& }" Y9 e2 x. A
4 }: O9 |8 F) C: a+ u, q; k+ S7 F
自強基金會 專業講師 $ c2 ?! \) \1 `. U' r( b
) I7 G1 s7 J+ }- ?* }! Q; m
6000元 1 P9 q0 e6 V4 S/ ?& X+ t