Chip123 科技應用創新平台
標題:
cmos製程layout BJT的問題
[打印本頁]
作者:
x03692001
時間:
2008-6-5 09:51 AM
標題:
cmos製程layout BJT的問題
請問一下
2 L. T+ E! t5 [4 R& x! E" D
我是用台積.35cmos製程要畫vertical bjt （pnp5）
4 O; E/ g) ]+ K5 _4 B" m4 l+ t N& c
現在DRC已經過了，但lvs卻有點小問題
3 B3 o9 G% T$ u$ U) p' U) }
因為我在hspice跑的時候是設m=20，所以是用5*4的array
! u3 t& W; T, c, P8 B
但是我在netlist檔裡不管m=10或15或20都會過
. }; ^6 x' P- A9 Q1 A L
請問有關係嗎？
3 \0 F! y, T7 g4 F1 S2 B% M7 @ H! X6 X
還有在netlist檔裡是不是要把pnp5改成pv
* R6 `; r% U, w) z9 Q$ N
lvs才會認出那是bjt
作者:
arthur03226
時間:
2008-6-6 12:12 PM
你的問題推測有下面幾點可能
( q# C k1 k5 e: n
6 C; @) N4 q" n$ Z0 ?1 S9 w
1.lvs command file 沒有定義check BJT的area
6 I3 Z$ h& c* f# p* J0 I/ F; Z
2.你的subtype(pnp5)跟lvs command file定義的BJT subtype不一樣，
1 m8 c. \ T o* H6 p' j
sebtype unmatch所以area還沒有check，不過你又說都會過？
" c Q3 K `8 u. z7 ?
那應該就不是這個問題。
) m) e1 [5 o; V9 T1 E
3.pv 是lvs command 定義BJT的名字嗎?如果是，那你pnp5的確必須改成pv
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2