Chip123 科技應用創新平台

標題: 放大器的單端輸出改雙端輸出 [打印本頁]
作者: w765432001    時間: 2008-5-29 05:03 PM
標題: 放大器的單端輸出改雙端輸出
! }. k- m/ ]/ }& i% z# V" E& ^
這是之前參考smith電子學上面的2 stage的運算放大器，: P- ^/ O4 S9 @
之前做過模擬，但現在因為要做別的應用，
$ r' M) z4 t1 N! ~( |需要將輸出改成雙端的，
% F( Q0 x2 Q- f9 l4 E有請教過學長，不過不知道是不是我模擬錯，
+ j: ^. j- s+ a8 e, M: h1 `跑不太出來，
" a4 p* w" |) M* v9 |! C& P另外在Razavi的書上有看到雙端輸出的雙級放大器，
6 w. d7 J( b% ]# w- Q$ I. h不過架構是另外一種，. @+ ~8 G6 ]! h  v- F! G
所以想請問看看如果本來是如上圖這樣的放大器，0 W7 R- _. W+ Z* {4 r4 o8 |
該怎樣修改成雙端輸出，謝謝& h9 k3 ^( I1 O5 H
附上本來單端模擬的spice
% S! u9 w! H2 Y& q5 B1 E- N是根據180nm製程模擬的。, Q- w6 F9 x& m& r0 B& J6 M% p9 u  x# X
6 A9 o: r/ F3 `/ I3 y& A
vdd vdd gnd dc 1.8v" }% d* }* ^/ _& W( y3 j, M
vss vss gnd dc 0v
7 H2 P$ r: s$ m/ v; y2 H9 L* eIbias vpg1 vss 15uA
1 j- x) x) i7 Tr1 6 vpd5 3k8 W: B: ?, F! G( l1 t3 J! n
Cc out 6 0.6pf, S2 Z6 c5 v/ x6 x' A
Cl out vss 1pf2 s( R$ _8 E/ n+ w
m1 vpg1 vpg1 vdd vdd P_18 w=15u l=0.5u2 \: O* ]4 N8 ~4 K1 j- V
m2 vpd2 vpg1 vdd vdd P_18 w=90u l=0.5u
  P$ Z$ f" r; U0 Z! Q/ X) Fm3 out vpg1 vdd vdd P_18 w=90u l=0.5u% R. D6 M( W9 J2 ^1 n
m4 vpd4 vin1 vpd2 vpd2 P_18 w=60u l=0.5u. x$ g9 o, @( z2 {" c
m5 vpd5 vin2 vpd2 vpd2 P_18 w=60u l=0.5u# F9 z, `' B& C3 \
m7 vpd4 vpd4 vss vss N_18 w=15u l=0.5u  w! I  u3 [! R; U% p
m8 vpd5 vpd4 vss vss N_18 w=15u l=0.5u& o3 \1 {; W; M- Y- l+ \% o3 {
m9 out vpd5 vss vss N_18 w=30u l=0.5u
作者: mbission    時間: 2008-5-30 10:52 AM
若要改成雙端輸出在第一級differential to single ended的地方必須改成皆為diode connected的load.! s  |# K+ s; D8 u6 F  m$ j6 q
也就是改成第一級雙端輸出,第二級的部分則是copy一組原先的2nd stage的class A output stage即可.9 E! A1 e* T" O9 u2 A
differential output amplifier需有common mode feedback電路來確保inter-stage的common mode
9 c+ J( M$ H  w, s" Y2 a7 M& \# z不至於飽和,需要sense output common mode電壓與一個參考電壓相比,透過負回授去控制output common mode值; y2 |: T+ J0 k( x9 I# [3 |
作者: shaq    時間: 2008-5-30 06:31 PM
簡單來說，把右半部 copy 到左半部去，/ R) `& i6 P2 Q2 x& L
5 b9 H& u, C: F
M1, M2, M3 再用同一個偏壓點拉。
; ^1 |! @% N$ D7 v- J- vM6,M7, M8 (左+右) 用 CMFB 去拉偏壓點。
作者: w765432001    時間: 2008-5-31 09:43 PM
[attach]4288[/attach]
- u1 E* u  V' |) U: }  X感謝mbission與shaq提供意見，
) x* f0 b9 A( Z" }6 J  }8 i6 u我重新接電路，如上圖這樣，然後我是只有把第一級接cmfb，/ b# P' j2 [- [$ |
下面是我cmfb電路
9 u7 {- D2 O( c5 |% i7 a  ][attach]4289[/attach]
, K0 g8 ]8 T: P. g不過這樣想請問因為我用到mos開關，
$ y/ J5 X' N/ H( w: g9 P6 N+ h通常我都用暫態在觀察，4 B& @, j* ]- X. Q4 k
而這樣我要如何量測op頻寬那些數據呢?
4 B7 G. k( s; S# S" W7 j8 p. q因為頻寬spice通常都用ac觀察，' `" N# v" d+ t0 C& R2 e# Z
這樣開關該怎樣有作用。
2 o+ P1 }- [- }% n順便想問看看我上面這樣接，有哪邊接錯嗎?
. R+ P9 A) M3 E) f, ?或是可能會有什麼問題，# R5 K8 B' u/ p) o! U6 ?
因為我把op拿去放在取樣維持放大電路(SHA)裡面，0 r' }& c, y$ ?
出來的結果沒有很理想，
  t# L9 L! M! }) D7 i7 q& C輸出都跟不上輸入，可能是頻寬不夠，; S% t: M$ n4 J0 W+ W3 N3 d
但我原來單端那個OP頻寬有到200MHz，- z- R$ r' w4 |' f5 s
希望大家能給點建議，謝謝。* i% _' _7 ^) v, k1 r7 R

9 n* O1 R: k% i* |* Z模擬SHA結果; q; l3 q/ P- H$ I4 D# a! d6 e
[attach]4290[/attach]
作者: mbission    時間: 2008-6-3 09:33 AM
1.你的cmfb的電路接回amplifier點好像有誤,應該是cmfb那點接回去# U6 j9 o! {7 Q" ]$ ?  P1 B
2.接回去的點好像也不對,要構成負回授' Q/ k1 M% S6 Y% w9 L) y
3.要先跑tran,找到穩定的dc點,再用設initial方式,把opamp differential; P& Y+ [0 ?8 g: K
  input兩端及cmfb點設立初始值9 P7 }5 y  O. l
再試一下吧
作者: monkeybad    時間: 2008-6-3 10:02 AM
同意mbission
) F" g2 h0 s( u2 Q/ Ncommon mode feedback接的電壓有誤
1 z" G, @) Y! B2 \3 f$ a5 }另外如果是兩級的放大器 因為你都沒有採用diode接法9 o. Y3 @/ }: N) k0 B
所以這兩級應該都要加CMFB 以確保dc準位
作者: w765432001    時間: 2008-6-3 08:53 PM
[attach]4342[/attach][attach]4343[/attach]
9 o0 K9 ], t  @$ O3 Y感謝mbission以及版主提供意見~ 0 j  s5 C! U) d, i
我後來將電路圖改成上面這樣，2 Z+ f, P: V4 t) f! q. P
後來請教我學長也發現cmfb應該接錯了，
( V- R" @+ W+ `那我改成上面這樣還會有問題嗎?
1 A$ H& y/ P3 r: e, k不過我只要接一個CMFB電路，
- T6 Q& Y% D- O- H那要改成diode-connected，不過我改成這樣M6跟M7看起來好像怪怪的，# t1 Q3 V7 }8 x
目前電路是這樣，還在模擬中，4 U4 _! I* }( c6 H' R+ T6 s$ [# p
有些還不是很懂，懇請賜教。
作者: monkeybad    時間: 2008-6-4 10:35 AM
M6 M7改成diode connection就不用加CMFB了 因為就沒有所謂P電流源和N電流源平衡的問題0 A3 X' Z" m. c* F
先弄懂為什麼要加CMFB的原因 Razavi書上有解釋可以看一下1 Y' Y7 u$ N- l" i) d
所以若你電路改成這樣接 那Vcmfb應該改接在M1 M3的gate
作者: mbission    時間: 2008-6-4 11:49 AM
標題: 回復 7# 的帖子
如果你第一級欲採用diode connected架構,基本上主極點會在第二級/ k+ ]% S- @$ _/ w
Miller補償也不需要了
作者: w765432001    時間: 2008-6-4 08:10 PM
[attach]4361[/attach]7 f% r  M- C7 B- F- J7 q+ \
嗯嗯，我有去看了Razavi裡面提到的CMFB，6 @- `+ @2 z0 I  S
但對於VB跟vcmfb拉回的點還是不太了解，
. [8 o. X7 |( ^1 I上圖我已經把M6和M7都改成diode-connected了，
. o/ L# u  e  g. c+ Z4 i2 E而結合mbission的意見，我把補償電容跟電阻都拿掉了，- F+ J& n" G& @3 c
但這樣我CMFB電路裡面vb要用哪一個?8 k8 ^+ R1 g  H6 j+ U
如果vcmfb如版主所說，要給M1,M3的GATE，0 q) [7 V' Q' w# ?1 |
我有試過vb選擇M2的gate，
" W- k( {# s1 [  a, ]' n% y然後拉cmfb到M1 M3的gate，
& C  E6 E! X" p5 w這樣輸出取樣的波形還滿正常的，但是好像速度不夠， ! c# w1 }8 R) D7 l* \! P
都跟不上輸入的值，
0 W- P- Z( {  Y9 t$ T& G/ w[attach]4362[/attach]
1 t7 l9 |5 u, _4 I: T所以我懷疑我vb選錯了，2 _! p0 g! L- |+ o( m9 F  ^4 u6 L2 q; w
或者是哪邊弄錯了，: l' k. z+ }6 h# j) ^- u! a
我繼續看看書本，有些還不是很懂，
# @% {" R! L% h- u: z歡迎大家提供意見給我
作者: chungming    時間: 2008-6-4 10:14 PM
您好
  r8 i. W: R7 J; E8 K看到你的模擬圖後我到不覺得是速度不夠快
3 n' Z8 f8 C1 w& e. o2 h6 N& s5 N因為沒有slew rate limit的感覺# P2 X7 a1 s! T' X& n2 d3 W- r
每各step都有settling 到一各幾乎固定的值了
' T4 q& R9 u9 Q+ b5 P; Z' i從圖上看起來當輸入訊號越大時,輸出和輸入的差異就越大
$ f7 I" a. R" S& j但是又不是output siwng不夠(如果是output swing不夠 應該只有輸入訊號較大時才會有差異), ^  j( Q: l9 W( x' P* t( n
或許也有可能是你說的vb不對..但因為圖上沒標出vb vcmfb我也沒辦法猜
: N+ F0 T; S0 J5 F1 a# z% q所以........光從模擬結果來看1 H- V7 m1 D" V6 g" |! i
有可能是OPA的gain不夠  B5 w" k2 t5 W. ?) B. S, B0 s8 z
因為你的OTA是current mirror single stage OTA- M3 C- s3 N* T- C2 t. K& Q# B
gain ~ gm*B*ro , B是current mirror M7 & M8的比例( Y3 g- |! |5 W9 t* W
當gain不夠時輸入和輸出的deviation會變大...相信你知道這點; S+ @. |) ^. _/ d6 d" g5 t& {- C
當然你的OTA的UGF也必須大過於switching frequency (if you use unit gain configuration to simulation it)
% w. [/ E' J: s* G# _- ^1 {貼各paper給你參考
7 c* f; _0 e' k/ i. N. b; P# F* y這各paper我曾經有使用過5 s3 n2 o6 L( m& T& V  ^
不過沒用在向你那麼高的切換頻率下
7 P& s( l! ?" npaper中的UGF只有1.2M2 |. }9 s5 `' {" z
我改到約4M左右
7 B: O3 n% p5 v4 F% d7 r, s看你的切換頻率有20M這麼高
! T3 R  U. `1 E4 ?9 ^3 n& }# R( H電流ㄍ一ㄥ一下或許有機會
作者: mbission    時間: 2008-6-5 09:17 AM
標題: 回復 10# 的帖子
你需要有一個bias電路產生Vb,準位要跟你要bias M1跟M3的GATE電壓接近,' b# S4 m3 T8 n
然後接到cmfb電路中,在把經過 sample 後的CMFB點拉回M1跟M3 gate端,
4 w6 X5 e& \- L9 a6 P/ p& U你可以先試著sample common點,看cmfb有沒有正常運作,正常情形下,1 _5 R, I( }) _8 d5 E2 {8 C
differential 兩端電壓應該會接近你的common,Vb會接近Vcmfb....
作者: w765432001    時間: 2008-6-6 03:16 AM
感謝大家的意見，# y/ ]4 W5 @6 q
我有大致調出我的op雙端輸出，
* t$ E, {) j/ W) H1 L不過我拿去接取樣維持電路又感覺有些問題，
0 c3 W6 ^9 k8 W8 s% Y% H因為我第一級採用diode-connected的接法，( {5 i0 J8 `8 G( S2 J
本來應該增益是gm4(ro4//ro6)
# Z  q. t' h/ w7 a4 k/ A因為接成diode，反而變成gm4/gm6.....(這是因為diode，而1/gm6遠小於ro6並聯結果..希望我觀念沒錯)
& l% I9 E6 D2 M, ~+ U由於這樣所以我增益就被大大降低，4 A1 K4 W( Z# Z, N( j" U: o
本來有60多dB就不見了，* M8 u3 l$ k  n1 T$ Q( G/ k0 K5 R  ~
那我該怎麼辦勒
6 ]6 o5 T9 D0 }8 i( p9 ?4 t, c) S* d& N" v* ]/ o6 K
還是我該用原先的架構接上兩個CMFB才能有高一點的增益
) R1 `* r! y. E7 o% Z8 Z* C: t但是回授的觀念- A8 Y# A8 h* x- C& N2 b- K
接上回授又會降低增益(1+AB)0 C3 F0 O, Y  F+ @3 S! y) L0 d
接上兩組不就降更低
; W: c1 Z" w4 ?9 i& m如果真的要接上兩組，那我是不是如同mbission說的
) \) Y( C$ a- I一組接到M1&M3   那另一組就接到第一級的M2
( W' \# i: ~2 c這樣觀念對嗎?
) n9 |5 F1 ]- C! \7 ~, ?, Z9 L+ a# D那我M6&M7是不是該拆掉diode，然後gate端給偏壓值?
$ h& S0 B1 N: c/ \& Y0 v$ y/ p然後在接上補償電容跟電阻。* A7 E7 ?/ l8 \: j: Y2 f8 }5 O( M
這樣想法對嗎?
作者: mbission    時間: 2008-6-6 02:23 PM
建議你把第二級改成cascoded的架構(如果headroom夠的話)
! b8 y4 m- j" p1 F% r如此就不用改變CMFB的部份,gain也應該會提升20dB以上
" v3 n# h7 X  B7 s+ Q1 { $ R  E5 m+ r. H; ?
另外導正你的觀念,所謂的回授路徑是存在於common mode path,對; M8 T9 \9 c- K. n8 J$ T. Z2 Y
signal path gain 不會有太大的影響



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2