Chip123 科技應用創新平台
標題:
請問使用power ring會有出現此error呢?
[打印本頁]
作者:
wombatwu
時間:
2008-5-29 02:14 PM
標題:
請問使用power ring會有出現此error呢?
我已確認電路無誤，但在電路周圍畫上Power ring,Gnd ring就出現以下softchk的error訊息。
5 Z: s) }' m, m) {3 s% P
請問有前輩知道原因嗎?
- \$ ? V9 U) g U. t: V) S* P
) f) H; q1 K$ t- | v/ Z' \! U
錯誤訊息如下，
7 g7 `6 g J1 a9 U" |" j' x
check SOFTCHK SUBSTRATE UPPERALL.-2Errors
# |/ d: J6 N0 e4 N3 z% p# V. q' H4 j
. S/ S# s' H% q( I D
這兩個錯誤都是針對power ring。
作者:
crystal_blue
時間:
2008-5-29 02:24 PM
你好:
( O/ `* Z+ Z9 b6 ]' D9 T. M
一般來說出現SOFTCHECK的問題，就我的經驗所遇到的情況
1 o1 {" _6 k u8 }: k& e F T2 \
都是因為下列的原因所產生的:
4 M' J% q8 N4 d. S; k0 t9 l. y
3 a1 K! ~( m. T1 X
1.POWER PIN 沒打上
4 _7 a+ ?$ Y# `* b5 z" H
2.POWER PIN打錯 (如 VDD OR GND 打相反)
3 F: y1 ^% I# j5 T8 f9 r$ F
3.不同的電位沒用LAYER做區別(如
SUB2 )
# l: h# ~. N7 S# q7 r: s
4 w# e) Q, x* @& A/ \ f
以上是我曾遇過的問題，提供給你參考。
作者:
wombatwu
時間:
2008-5-29 02:56 PM
不好意思，我忘了補充還有出現Extraction Report的error，
" u. Q3 ^! q5 N: f7 v: [
- ~1 m8 X+ E# V" E* v
WARNING:
/ \* Q( [4 B' D$ n( |% ~: ~
Stamping conflict in SCONNECT - Multiple source nets stamp one target net.
$ S# j; X \) H" Z C
Use LVS REPORT OPTION S or LVS SOFTCHK statement to obtain detailed information.
6 f [( n+ @9 |, j
{& W2 R; e- |7 J
crtstal_blue前輩，謝謝您的回應，經檢查我的power pin沒有打錯，且怪就怪在若我的power ring 用nwell全包覆起來就會出現error，但若將power ring不完全包起來，而是呈現"C"狀，缺口再用metal層連接，此error就不見了。請問您有遇過這樣問題嗎??
作者:
arthur03226
時間:
2008-5-30 02:58 AM
檢查一下，被power ring包起來的線路裡面的ground有沒有把電位接出來?
' A- [/ l5 j1 J& A4 _
感覺起來你的ground (p+ diff)似乎是由psub接起來的不是由metal連接
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
SUB2 )# l: h# ~. N7 S# q7 r: s